• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 10 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214：有关 CDCE6214RGE 配置和特性的查询

admin
Guru**** 2418260 points
Other Parts Discussed in Thread: CDCE6214

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1544404/cdce6214-inquiry-regarding-cdce6214rge-configuration-and-features

器件型号：CDCE6214


工具/软件：

尊敬的 TI：

我希望此消息能帮您找到答案。

我们目前正在使用 CDCE6214RGE 时钟发生器 在我们的设计中、我们想根据所附的原理图阐明有关其操作和配置的一些技术细节。

  1. 根据当前连接的原理图和器件配置、 是否提供 tri 模式运行 滤波器感应？

  2. 这个工程 I2C 模式 什么 硬件修改 电流限制？

  3. 它们的主要差异是什么 CDCE6214 和 CDCI6214R ？ 具体来说、是 两种器件都支持 tri 模式运行 ？

我们非常感谢你对上述项目的指导。


此致、

  • 0
    TI__Guru**** 2418260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dustin、

    1. 您是否参考回退模式页面（适用于两种器件）？ tri 模式是什么意思？
    2. I2C 在回退模式（REF_SEL 和 HW_SW_CTRL 悬空）或 EEPROM 第 1 页 (HW_SW_CTRL 拉至 VDD) 上均可用。
    3. CDCE6214：
      1. 小数 PLL 而非整数 PLL
      2. 具有 LP-HCSL 输出而非 HCSL（集成端接电阻器）
      3. 支持展频时钟 (SSC)
      4. 使用  不会 支持 LVPECL (LP-HCSL 输出可进行交流耦合、以降低摆幅 AC-LVPECL)

    此外、我建议在 I2C SCL 和 SDA 的 1.8V 电源上使用 1k Ω 上拉电阻。 这与我们的评估模块中使用的内容相匹配。

    谢谢、

    Kadeem