[参考译文] LMK5B33216：文件创建

您好 Christian：

对于您的配置、您似乎不需要级联 DPLL。 尽管由于可用的 VCO 频率、如果您的配置需要考虑相位噪声、但只有 VCO1 设置为 5000MHz 可以在一个域中生成所有输出频率。 与 VCO3 相比、VCO1 的性能更差、这可能是您需要级联 DPLL 运行的原因。

我必须查看您的 TCS 文件和配置、以便更好地了解输出不同步的问题。

我要检查的一些寄存器包括：

寄存器 33（APLL 状态寄存器）

Bit0–源频率丢失检测（如果设置为 1、则表示 XO 源频率未检测到或不是预期值）

Bit2–PLL2 失锁。  如果该位为 1、 则 APLL2 未锁定。

Bit3–PLL1 的失锁。 如果该位为 1、则 表示 APLL1 未锁定。

寄存器 34（DPLL1 状态寄存器）

位 4–HLDOVR1。 这会告知我们器件对于 DPLL1 是否处于保持模式（当基准开启且有效时，该位应设置为 0）

位 6–LOFL_DPLL1。 DPLL1 的频率锁定寄存器丢失。 将其设置为 1 的情况表示器件仍在运行、您将看到输出频率会缓慢调整以与基准匹配、一旦频率准确并设置为 0、输出频率将变为 0。 或者、如果基准频率不稳定、器件无法锁定、从而使频率永远不会变得准确、因此该位将始终保持为 1。

位 7–  LOPL_DPLL1。 DPLL1 的相锁丢失。 这会告诉我们 DPLL1 输出的相位是否锁定到 DPLL1 输入频率的基准相位。  如果未设置该位、则意味着我们的器件仍在尝试使输出的相位保持稳定并确定我们的输入相位。 如果此设置无效、则可能是由于无效基准、ZDM 的配置问题或某种类型的同步和延迟导致的。

我们希望所有这些位都等于 0、表示有效的相位和频锁。

寄存器 35（DPLL2 状态寄存器）

Bit4–HLDOVR2

Bit6–LOFL_DPLL2

位 7–LOPL_DPLL2

寄存器 36（DPLL3 状态寄存器）

Bit4–HLDOVR3

Bit6–LOFL_DPLL3

位 7–LOPL_DPLL3

R35 和 R36 的说明对于其各自的 DPLL、与 R34 相同。

寄存器 50（输入基准验证状态）

位 0–检测是否为器件验证基准 0。 这必须有效才能获得 DPLL 的相位和频锁。 该位无效的原因是输入频率或输入终端不正确。 （希望基准状态位等于 1）

位 1–检测是否为器件验证基准 1。

位 2–检测基准 2 是否已针对器件验证（这些位对于 2 个输入 DPLL（如 LMK5B33216） 不）不存在、而对于 4 个输入 DPLL（如 LMK5B33414）则存在这些位）。

位 3–检测基准 3 是否已针对器件验证（这些位对于 2 个输入 DPLL（如 LMK5B33216） 不）不存在、而对于 4 个输入 DPLL（如 LMK5B33414）则存在这些位）。
对于用于 DPLL 的任何基准、希望这些位等于 1。

请 向我提供您设置的 TCS 文件、我可以提供进一步的建议。

另外、如果您有任何其他问题或需要澄清、请告诉我。

此致、
Kyle Yamabe

嗨、Kyle、

这真的很有用、谢谢。 检查以下状态寄存器后出现问题、我有几个问题：
R33 = 0x00（正常）
 R34-36 = 0xD1（在保持模式下，DPLL 频率和相锁丢失）

R50 = 0x00（未检测到我的 1PPS 的正常输入基准）

我已经检查了我的 PPS 基准；它似乎输出了一个大于 1pps 基准 100ns 要求的脉冲。 我知道我的 1PPS 也似乎是 CMOS 和直流耦合。 您还有其他建议吗？

您是否有方法可以归档共享我的 TCS 配置？ 我将把屏幕截图放在下面:

谢谢、

基督教

您好 Christian：

根据您提供的图像、我相信问题在于 DPLL 1PPS 接口类型。

请将  REF0 的步骤 4 中的“DPLL 基准输入“更改为“24：CMOS、extDC、intDC 耦合、150mV HYSTERESIS “。

我们选择具有 150mV 迟滞的设置的原因是、当我们有低频信号时、我们需要确保当状态为低电平时、它不会因超时而读取错误。 为了确保即使输入信号上有噪声、也不会误读信号、我们增加了电压。 由于周期或信号较长、这只是低频问题。

此外、还基于提供的图像、在器件中未配置 DPLL1 和 DPLL2。  由于 DPLL 1 和 2 不使用、相应 DPLL 的状态位将始终置为有效。  

在文件下 Ticspro 的左上角、如果您点击“保存“、它应该会生成一个 TCS 文件、您应该能够将该文件复制到 E2E 主题上。

此致、
Kyle Yamabe

e2e.ti.com/.../example_5F00_design.tcs

随输入基准变化而附加了我的设计。 我无法像没有 Matlab 那样重新运行 DPLL 计算脚本、这可能是我锁定问题的一部分吗？

您好 Christian：

是的、运行脚本 MATLAB 将更改锁定 DPLL 所需的 DPLL 环路滤波器设置。

以下是下载运行程序所需 MATLAB 文件的说明片段。 它们也列在“入门“页面上、因此更容易复制 URL。



此致、
Kyle Yamabe

好了、我安装了这个并更新了 DPLL 环路滤波器设置。 我 的 DPLL 锁定仍然存在问题。 我试图放松对锁的要求,没有注意到任何变化。

您能否确认以下设置应该适用于您的端部？ 我附加了通过 SPI 读回的 lmk 寄存器设置和当前的 TICS 配置。

e2e.ti.com/.../5023.example_5F00_design.tcse2e.ti.com/.../register_5F00_dump.txt

您好 Christian：

好消息是我测试了您的配置计划是否加载了您发送的确切 TCS 文件、然后我才能够让器件检测有效基准状态并使用 1PPS 基准时钟锁定所有 APLL 和 DPLL。

 我们的 物理设置之间可能存在的问题可能在于输入信号的物理布线。   您的 1PPS 输入和器件的输入之间是否有任何串联电容器？

您的 1PPS 是如何生成的、电压电平是多少？ 在我的设置中、我使用了 2.65 CMOS 和 1.8V CMOS 直流耦合 1PPS 信号。

以及如何将寄存器写入器件。 是否使用 Ticspro 中推荐的寄存器转储设置？ 另一个问题可能是器件不会发出 SWRST、这导致其在不确定状态下运行。

对器件编程后等待多长时间、您会检查状态信号。 由于基准信号为 1Hz、因此可能需要一些位来实现器件中的所有锁定。 在我的设置中、获取有效基准状态大约需要 6 秒、频锁需要 8 秒、相锁需要~40 秒。


此致、
Kyle Yamabe