• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 3 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：需要澄清 PLL2 和放大器；使用 LMK04368 时钟合成器而不是 LMK04832

admin
Guru**** 2457760 points
Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1551816/lmk04832-need-clarification-in-pll2-use-of-lmk04368-clock-synthesizer-instead-of-lmk04832

器件型号：LMK04832


工具/软件：

您好、

我是 iWave Global 的 Dinesh。 我对 LMK04368 时钟合成器中使用 LMK04832 时钟文件有疑问。 如果我们可以使用、请确认此信息。

如果我在 VCO1 中提供 3000MHz、则 PLL2 不会锁定。 因此是否有任何问题？ 请检查并确认。 附加了屏幕截图以供参考。 期待我们的回应。



此致、
Dinesh

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dinesh：  
    PLL2 未锁定。  
    需要遵循一种数学关系方法才能锁定 PLL。  

    为了从 122.88MHz 基准生成 3GHz VCO、只有以下 N/R 组合满足该要求：  

    请注意、这种组合由于 PFD 频率 (0.96MHz) 非常低且分频器值较大、将导致相位噪声性能下降。  
    我建议使用 100MHz VCXO、而不是 122.88MHz VCXO、因为这会减少 N 分频器并大量增加 PFD、从而提供更好的相位噪声。  
    例如：  

    请注意、您也可以使用频率规划器  

    此致、  

    Vicente