• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 9 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111：IBIS 模型查询

admin
Guru**** 2494635 points
Other Parts Discussed in Thread: CDCLVP111

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1558092/cdclvp111-ibis-model-inquiry

部件号：CDCLVP111


工具/软件：

您好：

我正在使用版本 B IBIS 模型来检查我的 2.5GHz 和 200MHz 时钟质量。 根据数据表、我已将 86 Ω 的端接电阻接地。 我的问题是：

1.CDCLVP111 输出上拉开漏驱动器吗、因此是否需要 86 Ω 下拉外部终端？

2、如果#1 为真,那么 86ohm 下拉电阻是否可以端接至高于/低于 VEE 而不会引起可靠性和反向供电问题? 2.5V 至 3.8V 配置的终端电源轨允许的范围是多少？

3.预计会有不平衡摆幅,例如差分交叉点至最大值与差分交叉点至最小值之间有显著的差值?

谢谢。  

  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    • 是的、CDCLVP111 具有一个开发射极 LVPECL 输出驱动器（不是完全上拉开漏，但类似于需要外部偏置，因为它会拉取电流但无法有效灌入电流）。 这需要使用外部端接、例如放置在驱动器附近的 86Ω 发射极电阻器、以实现适当的偏置和信号完整性、如某些配置的数据表中所指定（例如，用于匹配阻抗并确保运行）。
    • 是的、发射极开路结构需要外部下拉终端。 可以将 86Ω 电阻器端接至高于或低于 VEE（通常为 0V）的电压、但必须保持在可靠性限制范围内、以避免应力或反向供电。 建议的端接是使用 50Ω 电阻器或直流耦合的戴维南等效电路连接到 VTT = VCC - 2V（例如，VCC = 2.5V 时为 0.5V、<xmt-block2>VCC</xmt-block> = 3.3V 时为 1.3V、<xmt-block3>VCC</xmt-block> = 3.8V 时为 1.8V）。VCC。</s>VCC 允许端接至地 (VEE = 0V)（如某些数据表示例中所示）、但与 VCC - 2V 相比、每个输出对的偏置电流可能会增加 2–3mA、从而可能影响功率耗散。 对于 2.5V 至 3.8V VCC 范围：
      • 允许的终端电源轨 (VTT)：VEE - 0.5V 至 VCC + 0.5V（根据绝对最大额定值）（以避免 ESD 二极管导通或应力）、但建议将 VEE (0V) 连接至 VCC - 2V、以实现出色性能和信号电平。
      • 反向供电风险：如果 VTT > VCC、电流可能会流过 ESD 二极管、意外为器件供电并导致可靠性问题（例如，闩锁效应）。 如果 VTT < VEE - 0.5V、则可能会对输出施加应力。 使用 VTT≤VCC - 2V 来防止这种情况。
    • 否、在正常运行情况下、或在 IBIS 模型（例如 50Ω 至<xmt-block1> VCC</xmt-block> - 2V） 正确 VCC 正确端）端接时、预计差分摆幅会出现显著的不平衡（例如，交叉点最大值和最小值之间的差值较大）。 数据表指定的对称差分输出电压摆幅最小值为 600mV（端接 50Ω 至<xmt-block1> VCC</xmt-block> - 2V）、 VCC、输出到输出偏斜较低（典型值为 15ps）。 在仿真中观察到的任何不平衡都可能源于模型限制（例如，修订版 B IBIS 未完全捕捉 2.5GHz 下的高频行为）、不正确的端接设置（例如，到接地漂移共模）或仿真工具设置（例如，布线阻抗或噪声不匹配）。 使用数据表建议的 VCC - 2V 终端进行仿真验证
  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您确认 1 号和 2 号。 对于#3、请查看下面的波形快照。 我比较了接地端接与 0.5V VTT 端接。 两者都使用 LVPCLK_OUT_2V5_Slow 模型、在 100nF 交流耦合到我的 RX 之间没有任何通道（不包含任何通道以从通道中消除任何潜在变量）。 该端接是理想的 86 Ω 接地或 0.5V VTT。 顶部 2 个波形是 IBIS 模型输出和通过接地端接至 RX 输入的交流耦合、而底部 2 个波形是 IBIS 输出和通过 0.5V VTT 端接连接到 RX 输入的交流耦合。 对于接地端接、我们看到的差值约为 130mV。 对于 0.5V VTT 端接、情况略好、但我仍然看到大约 100mV 差值。 请确认这是否符合 TI 设计团队的观察结果。 如果 Rev B IBIS 没有完全捕捉到 2.5GHz 下的高频行为、那么为了确保我的 RX 电路+通道模型在与 CDCLVP111 配对时能够正常工作、建议使用什么？ 目前、我看到非对称摆幅会导致 RX 输入共模发生偏移、

     

  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    BTW、IBIS 模型是否包含封装级布线和封装焊球 RLC？

  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 KH：  
    是的、IBIS 模型包括寄生效应、其中引脚建模是从键合线着陆点一直到封装引脚完成的。  

    此致、  

    Vicente