[参考译文] LMK04828：PLL1 和 PLL2 锁定问题

我不明白您会如何将上述配置锁定...  
您使用的是器件 EVM 还是定制电路板？  

此致、  

Vicente  

你好、Vicente、
     感谢您的帮助。 我使用 Abaco 的定制设计（即 FMC216）。

     Re： 我如何设法使 PLL 锁定
     这是我试图理解的奥秘。
     当 PLL1 的 TicProSW 配置指示 PFD 超出规格时、我不确定内部 Pll 的 LMK 配置会如何受到定制设计的影响。

     感谢您提供的任何其他说明/理论。

此致、
Tai

尊敬的 Tai：

我将其带入实验以尝试重现问题。 您的配置文件似乎有些问题、因为即使我使用了规格内的 PFD1 值、我也没有看到 PLL1 锁定。 但是、当我在 TICS Pro 中使用默认配置时、调整了 SYSREF 设置和输出（建议您根据需要进行更改）、我便成功地通过 PLL1 和 PLL2 实现了锁定。 一些寄存器可能设置不当、但我不知道这是如何使 PLL1 锁定在超出规格的频率。

e2e.ti.com/.../confirmed_5F00_locking_5F00_4828.tcs

谢谢、

Michael

您好、Michael、
   感谢您在重现问题时提供的信息/帮助。
 
    我也很困惑,事情是如何运作的。

    我会尝试您的建议并更新我的结果。

此致、
Tai

您好、Michael、
    我设法尝试了你的建议,不幸的是,它不适用于我的设置。

    我尝试了以下两种情况、都失败了（我的测试目的只是查看 PLL1/2 锁定状态）：
    a) 按原样使用您的配置（仅更改寄存器 0x15F = 0x3B 以允许 SPI 回读）
    b) 将您的配置用作基础+修改以适应我们设计中的时钟输出配置

    我能否检查 LMK04828B 周围是否有任何会影响 PLL1 锁定的外部设计？

    遗憾的是、我没有设计的原理图（即现成的器件）、因此我无法“看到“关于 LMK04828B 的设计。

    感谢您提供的任何帮助和建议。

此致、
Tai

尊敬的 Tai：

PLL1 可以通过一些外部设计选择来防止锁定。 导致 PLL1 无法锁定的主要因素是板载 VCXO 值错误、分频器与 PFD1 相关不正确、或 PLL1 的环路滤波器设置不正确。  

环状滤波器（二阶品种）最基本的选择可以在附加的 Pllatinum SIM 屏幕中看到。

除此之外，不正确的输入匹配或输入路径布局问题可能会导致失锁 — 但鉴于您使用的是预先设计的卡，我最初不会怀疑这些是造成问题的原因。

谢谢、

Michael

您好、Michael、
     感谢您的信息。 让我继续我最后的调查、并在找到新信息时更新主题、如有任何其他问题、

     我再次感谢你的快速回应

此致、
Tai