• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 4 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：使用倍频器满足最低倍频器频率要求

admin
Guru**** 2535150 points
Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1566416/lmx2594-using-doubler-to-satisfy-minimum-multiplier-frequency-requirment

部件号：LMX2594


工具/软件：

我将  使用 LMX2594 PLL IC 创建原型接收器板。 我的晶体
基准振荡器频率略高于 16MHz。 对于接收器频率计划、我需要
对 PFD 使用~ 80MHz 比较频率。 我可以通过将乘法器设置为来实现这一点
X5. 但是、我注意到了倍频器的最低输入频率要求
为 30MHz。 我是否可以设置如下所示的基准路径并满足乘法器要求
实现目标 PFD 频率时的输入频率要求？

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    最后一句指出“不应同时使用输入乘法器和 OSCin 倍频器“ 、因此这样不会起作用。

    我将使用未倍频的参考频率、并将 N 分频比加倍... 对相位噪声不利、但至少 RX 可以正常工作。

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ryuji：

    使用 16MHz 输入时、最大值为 使用的 FPD 是 32MHz。 要获得更好的 PLL 噪声、最好使用 CMOS 振荡器。  

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    使用 32MHz 比较频率、仍然可以使用 1/2.5 分频比获得所需的输出频率... 我更喜欢在整数模式下使用芯片、但我肯定可以用非整数除法比率进行试验。

    基准振荡器是一款定制的超低噪声振荡器。 其输出为削波正弦型、因此我的计划是使用 TI 时钟分配 IC 将其转换为 50%占空比波形以及差分信号。

    谢谢