This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1562650/cdcm6208-the-phase-noise-of-the-clock-source-is-not-clean-at-10k
工具/软件：
我们在板上使用了 CDCM6208、锁定到 10M 源、输出 40M。
我们目前正面临一个问题。 在某些情况下、时钟源的相位噪声不是很干净。 10K 时会产生显著噪声。 我们希望将带宽从 140K 减小到较小的值。 我们自己尝试了许多参数、但结果不好。 您能帮助我们看一下并提出配置建议吗？
WEN、
在调试时、您是否有可以提供的输入时钟相位噪声？
谢谢、
Kadeem
e2e.ti.com/.../20250909.docx
请 参阅文档。 这是我们的测试 数据、谢谢
从使用您的配置进行的基准测试中、我发现无法使用寄存器进一步优化 10kHz 偏移。 也就是说、改变外部环路滤波器值能够极大地改变这种情况。
我有两个问题：
1.能否确认电路板上使用的外部环路滤波器值？
2.通过我的基准测试、我发现我能够降低 10kHz 偏移下的噪声、但以牺牲整体抖动值为代价。 哪一项价值更高？ 我仍然可以为每个选项和捕获提供多个选项、但我希望在此更好地了解优先级。
此致、
CRIS
e2e.ti.com/.../250915.docx
1、我们的 C1=470P、R2=560、C2=100N
2、修改 CDCM6208 周围的电阻和电容。
3、如果可能、请在整体噪声水平和 10kHz 噪声峰值之间提供一个折衷解决方案。 我们可以修改寄存器或调整板上的电阻和电容。
谢谢！
有关一些不同的组合、请参阅随附的内容。 我认为配置 3 可能是最佳的折衷方案、但我提供了不同的选项进行比较。
如果您有任何问题、请告诉我。
e2e.ti.com/.../CDCM6208-Phase-Noise.pptx
