工具/软件：
你好。
我正在尝试配置 LMK04828、以便使用连接到 OSCin（完全绕过 CLKIN 输入）的 100MHz 振荡器在所有 DCLKoutX 引脚上生成 100MHz 时钟。
问题在于 PLL2 未实现锁定。 因此、某些输出（例如 DCLKout6、DCLKout8）默认为 300 –312.5MHz 范围内的频率不正确、而不是目标 100MHz。
PLL2 的环路滤波器设计使用以下组件：
C1 = 56 pF
C2 = 1.8nF
R2 = 820Ω
寄存器配置是使用 TICS Pro 生成的。 为确保 PLL2 可以正确锁定、我应该仔细检查此 OSCin 旁路模式的关键设置是什么？ 我将使用 SPI (CS、SCLK、SDIO) 对 Zynq MPSoC FPGA 的芯片进行编程。 写入每个寄存器（24 位）后、我将 CS 设置为高电平、并在写入时将其设置为低电平。
提前感谢！
-斯鲁詹
尊敬的 Srujan：
我不会看到您的配置有任何问题。 它似乎已锁定。 我认为问题可能出在环路滤波器上。
我将您的配置从 TICS Pro 导入到 Pllatinum Sim、并附加了我获得的结果。 请尝试使用此环路滤波器。
谢谢、
Michael
尊敬的 Srujan：
我查看了 C3、C4、R3 和 R4 的寄存器设置、发现其中一些值无法通过内部值获得。
为方便起见、您可以尝试使用具有以下值的二阶环路滤波器：
谢谢、
Michael
您好、Michael。
根据您的建议、我使用了带值（C1 = 10nF、C2 = 4.7nF、R2 = 680 Ω）和保留型内部环路滤波器的二阶环路滤波器。
仍然无法锁定 PLL2。
为了方便您参考、我将附上原理图。
我将从 TICS Pro 按照建议的顺序对所有寄存器进行编程。
以下是 Vivado 生成的仿真结果。
R0 (INIT) 0x000090 R0 0x000010 R2 0x000200 R3 0x000306 R4 0x0004D0 R5 0x00055B R6 0x000600 R12 0x000C51 R13 0x000D04 R256 0x010018 R257 0x010155 R258 0x010255 R259 0x010301 R260 0x010402 R261 0x010500 R262 0x0106F1 R263 0x010701 R264 0x010818 R265 0x010955 R266 0x010A55 R267 0x010B00 R268 0x010C02 R269 0x010D00 R270 0x010EF1 R271 0x010F01 R272 0x011018 R273 0x011155 R274 0x011255 R275 0x011300 R276 0x011402 R277 0x011500 R278 0x0116F1 R279 0x011701 R280 0x011818 R281 0x011955 R282 0x011A55 R283 0x011B00 R284 0x011C02 R285 0x011D00 R286 0x011EF1 R287 0x011F01 R288 0x012018 R289 0x012155 R290 0x012255 R291 0x012300 R292 0x012402 R293 0x012500 R294 0x0126F1 R295 0x012701 R296 0x012818 R297 0x012955 R298 0x012A55 R299 0x012B00 R300 0x012C02 R301 0x012D00 R302 0x012EF1 R303 0x012F01 R304 0x013018 R305 0x013155 R306 0x013255 R307 0x013300 R308 0x013402 R309 0x013500 R310 0x0136F1 R311 0x013701 R312 0x013800 R313 0x013900 R314 0x013A0C R315 0x013B00 R316 0x013C00 R317 0x013D08 R318 0x013E03 R319 0x013F00 R320 0x01408F R321 0x014100 R322 0x014200 R323 0x014311 R324 0x014400 R325 0x01457F R326 0x014600 R327 0x01475F R328 0x014803 R329 0x014903 R330 0x014A02 R331 0x014B16 R332 0x014C00 R333 0x014D00 R334 0x014EC0 R335 0x014F7F R336 0x015003 R337 0x015102 R338 0x015200 R339 0x015300 R340 0x015478 R341 0x015500 R342 0x015678 R343 0x015700 R344 0x015896 R345 0x015904 R346 0x015AB0 R347 0x015BD4 R348 0x015C20 R349 0x015D00 R350 0x015E00 R351 0x015F0B R352 0x016000 R353 0x016101 R354 0x016244 R355 0x016300 R356 0x016400 R357 0x01650C R369 0x0171AA R370 0x017202 R380 0x017C15 R381 0x017D33 R358 0x016600 R359 0x016700 R360 0x01680C R361 0x01695D R362 0x016A20 R363 0x016B00 R364 0x016C2D R365 0x016DEE R366 0x016E13 R371 0x017300 R386 0x018200 R387 0x018300 R388 0x018400 R389 0x018500 R392 0x018800 R393 0x018900 R394 0x018A00 R395 0x018B00 R8189 0x1FFD00 R8190 0x1FFE00 R8191 0x1FFF53
对芯片进行编程时、CPout2 引脚处的电压约为 3.1V。 但尽管如此、PLL2 仍然没有被锁定、并且所需的频率也没有生成。
您好、Michael：
感谢您的答复。
已确定固件问题阻止了该问题 PLL2 锁定损坏。 此问题现已解决、PLL2 按预期锁定。
不过、 PLL1 未锁定 。 我将为提供 10MHz 基准输入 CLKin1 信号。 在大多数情况下、PLL1 不锁定；偶尔、锁定指示灯 LED 短暂亮起、然后关闭。
所使用的环路滤波器具有以下元件值：
C1 = 4.7nF
C2 = 68nF
R2 的一部分 = 71kΩ
此配置对应于大约为的环路带宽 100Hz 与 60°的相位裕度 。
这是我的配置。
e2e.ti.com/.../7838.HexRegisterValues_5F00_dual.txt
输入时钟信号
您好、Srujan、
您的 10MHz 可能是正弦波源吗？
正弦波具有较低的压摆率、尤其是在 10MHz 等较低频率下。
LMK048xx PLL1 在使用 10MHz 正弦波输入时需要费力。
我要在输入路径中添加时钟缓冲器或使用高频来确定这是否是问题。 
此致、
Vicente
