This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05318B:高抖动基准时钟的最佳实践?

Guru**** 2581345 points
Other Parts Discussed in Thread: LMK05318B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1570839/lmk05318b-best-practices-for-high-jitter-reference-clocks

器件型号:LMK05318B


工具/软件:

大家好、我将从 GPS 单元获取 LMK05318B 的基准。 这具有相当高的抖动:GPS 单元显然生成了通过对(大约) 32MHz 晶体应用非整数分频器得出的输出、因此抖动约为 30ns pk-pk。

处理这种情况的最佳做法是什么?

在 TICS Pro 向导中禁用早期和晚期窗口检测器后、我现在有 DPLL 实现了频锁但不实现相锁。 在示波器中、LMK05318B 输出看起来很合理、并且在 350MHz 带宽范围的限制范围内、似乎没有什么抖动。

即使在向导中增加了“DPLL 相锁“参数后,我也没能成功获得相锁 — 我注意到向导建议不要更改这些参数。

*我应该担心没有锁相,如果是,我应该怎么做来实现这一点? 或者、我是否应该只依靠频锁标志并忽略缺乏锁相?

*我可以将 DPLL 带宽设置为较低的值、并尽可能保持较高的基准频率(但避免混叠)、以便实现更佳的抖动滤波效果。

*对于这种情况、TI 是否有其他建议?

谢谢、

Ralph。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ralph:  

    您能否共享 TICS Pro .tcs 配置文件、以便我可以检查您用于 LMK05318B 的配置? 此外、您的参考频率是多少? 总体而言、您似乎正确配置了器件、因为您能够按预期实现频锁。 您用于将输出视为与基准输入“锁相“的确切阈值实际上取决于您的应用和系统级要求。 如果您无法锁相到抖动输入、则不一定是问题、除非您的系统需要从输入到输出具有某种相位确定性。

    通常、如果您增加 DPLL 环路带宽、则更容易锁定到基准并缩短锁定时间、因为 VCO 可以更快地调整到 TDC 生成的误差信号。 因此、您可以尝试增大 DPLL LBW 、看看这样是否可以实现锁相。 另一方面、如果您尝试使用 LMK05318B 作为抖动清除器、并且保持锁定到输入的频率对于您的系统来说已经足够好、那么最好保持 DPLL LBW 窄、以便使输出时钟尽可能干净。  

    此致、  

    Connor