请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:LMK04208工具/软件:
在中 ZCU111 FPGA 、我已将 ADC 和 DAC 采样率设置为 1105.92MHz 和 结构时钟 是 138.240MHz 。
在 TICS PRO LMK04208 中:
已将结构时钟匹配到 CLKout2 = 138.24MHz 我需要 CLKout4 设计 122.88MHz 。
怎么回事 SYSREF 计算和配置(即通过 CLKout0 和 CLKout1 )? 可以看到它作为自动生成 1.44MHz 。





