This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1572457/cdcvf25081-internal-pu-pd-for-selection-pins
工具/软件：
您好、 我想确认是否在“S1"和“和“S2"引“引脚上实现了内部 PU（上拉）或 PD（下拉）。 您能否确认以上内容？ 此致、
尊敬的 Ryuuuichi：
根据该器件的 IBIS 模型、S1 和 S2 引脚为高阻抗、没有内部上拉或下拉电阻器。
此致、
Connor
您好、 感谢您的答复。 您是否向 S1 和 S2 推荐外部 PU/ PD？ 如果是、哪个值更好？ 此致、
您可以添加上拉/下拉电阻来帮助防止电流尖峰、但我可以看出、严格要求并不是必需的。 1k Ω 至 10k Ω 范围内的任何值都应该有效。
