工具/软件：
您好论坛、
以上是时钟 IC 的当前实现。 我们正在获得正确的输出频率、但输出反相或具有 180 度的相位差。 我们使用 OUT3 来驱动下一个 板时钟芯片、下面是来自第一个板的基准时钟（黄色信号）、而 OUT3（蓝色信号）用于驱动下一个板上的 pri 基准输入。
启用零延迟模式、下面是寄存器设置。
e2e.ti.com/.../8880.HexRegisterValues.txt
我们需要使输入 2MHz 信号输入和输出同相。 是否有办法做到这一点？
谢谢您、
乔治·维格莱特
George、
我认为我在这里看到了问题。 我将您的设置加载到 TICS Pro 中、并看到以下内容：
零延迟模式专门针对来自 PLL 的时钟。 当使用 REFCLK 作为时钟源时、时钟不处于零延迟模式。 零延迟的时钟源必须来自 PSA 或 PSB。
我还建议将 PLL 锁定检测窗口从 1.36ns 增加到 8.9ns、以改善 PLL 锁定、并将 PLL 顺序从分数阶 1 更改为整数。
谢谢、
Kadeem
尊敬的 Kadeem：
感谢您提供的信息、我 更新了 PSA 反馈、并将 锁定检测窗口时间增加到 8.9ns、系统现在已锁定。 下面是所使用的寄存器值。 现在、这确实会锁定、但如果 I power cycle 会锁定在不同的相位、并且永远不会与基准时钟对齐。 示波器屏幕截图显示了基准时钟、蓝色是 OUT2 频率。
const uint32_t cdce6214_v6_10MHz_values[]=｛
0x00550000、
0x005400,
0x0053FF00、
0x005205C0、
0x00510004、
0x00500000、
0x004F0008、
0x004E1000、
0x004D0000、
0x004C0188、
0x004B4008、
0x004AA181、
0x00490000、
0x00480027、
0x00470006、
0x00460808、
0x0045A181、
0x00440000、
0x004300C3、
0x00420006、
0x00410808、
0x0040A181、
0x003F0000、
0x003E00C3、
0x003D0000、
0x003C0008、
0x003B2008、
0x003A502C、
0x00390000、
0x00380027、
0x0037001E、
0x00363400、
0x00350069、
0x00345000、
0x003340C0、
0x003207C0、
0x00310013、
0x00301A14、
0x002F0A50、
0x002E0000、
0x002D4F80、
0x002C0318、
0x002B0051
0x002A0002、
0x00290000、
0x00280000、
0x00270000、
0x00260000、
0x00250000、
0x00240000、
0x002327F8、
0x00220000、
0x00212710、
0x00200000、
0x001F0000、
0x001E0249、
0x001D0000、
0x001C0000、
0x001B0004、
0x001A0000、
0x00190400、
0x00180719、
0x00170406
0x001600A2、
0x00150585、
0x00140000、
0x00130000、
0x00120000
0x001126C4、
0x0010921F、
0x000FA037、
0x000E0000、
0x000D0000、
0x000C7002、
0x000B0000、
0x000A0000、
0x00090000、
0x00080001、
0x00070C0F、
0x000619EC、
0x00050008、
0x00040000、
0x00030000、
0x00020003、
0x00012310、
0x00001500
}；
George、
我在使用内部路径连接配置后将其工作。
e2e.ti.com/.../George_5F00_ZDM_5F00_Configuration.tcs
我认为关键的是确保在需要遵循零延迟模式的输出上启用 SYNC。 这会将分频器与输入时钟对齐。
写入这之后、我设置 SYNC 位并查看 OUT3 时钟与输入时钟同相。
此外、请注意、在您的配置中、还为 LVDS 设置了 OUT2 输出、但 SECREF 输入格式（对于外部模式）为 LVCMOS 而非差分。
谢谢、
Kadeem
尊敬的 Kadeem：
我非常感谢所有的帮助、现在时钟是确定性的。 下图显示参考时钟为黄色、第一块板上的 out3 为蓝色、用于驱动第二块板上的参考时钟、紫色线为第二块板上的 out3。 它的偏移始终相同、如果我不断添加电路板、每个输出的偏移都将相同。 是否有办法进行配置？
尊敬的 Kadeem：
已附加配置文件。 对于基准时钟、测量结果在引脚 5（黄色）上测得、对于 OUT3 的 2MHx 输出信号、测量结果在引脚 14（蓝色）上测得
e2e.ti.com/.../Current_5F00_configuration.tcs
下面参考引脚 5（黄色）到 OUT0 引脚 7（蓝色）的另一个问题是 180 相位差。 好的一点是每次重启时结果总是相同的、并且可以预测地运行。
谢谢您、
乔治
George、
我仍然不知道您为何在 OUT3 上看到偏移。 我们在实验中没有看到具有类似设置的此偏移。
话虽如此、我注意到有几个设置是关闭的：
对于 OUT0 问题、这是因为 OUT0 不是来自 PLL。 因此、对于源自 OUT0 的时钟、没有零延迟模式。
谢谢、
Kadeem
