This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PLLATINUMSIM-SW:加载 OSC 相位噪声

Guru**** 2931100 points

Other Parts Discussed in Thread: LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1578986/pllatinumsim-sw-load-osc-phase-noise

器件型号:PLLATINUMSIM-SW
主题中讨论的其他器件:LMK04832

您好、

我正尝试为一个项目模拟 LMK04832 器件。 我想在仿真中纳入 OSC 相位噪声的影响。 但是、我提出的偏移频率点/噪声对不能正确显示在相位噪声图中:

Capture.PNG

例如、在偏移频率为 0.1kHz 时、我将设置为–117dBc/Hz、图表显示了更接近–110dBc/Hz 的值。 然而、在偏移 1kHz 时、I 设置为–147dBc/Hz、图表显示出完全偏离了图表编号。 我有什么问题吗?  

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Manuel:

    环路带宽为 84.7Hz、环路滤波器对参考时钟具有低通特性、因此、参考时钟的带外相位噪声降低且低于输入值。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    感谢您的回答、我会检查一下。