[参考译文] LMK1D2108：当组 0 和组 1 使用不同电压时的上拉电压

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1583628/lmk1d2108-pull-up-voltage-when-different-voltages-are-used-for-bank0-and-bank1

器件型号： LMK1D2108

尊敬的 TI-Forum：

当组 0 使用 3.3V 电压、组 1 使用 1.8V 电压时、我想知道 AMP_SEL 的上拉电阻使用哪个电源。 1.8V 的电压略大于 0.4 x 3.3 = 0.54V、应该可以工作、但 3.3V 是否会损坏某个器件？

谢谢你。

此致

Moritz

4 个月前

0 admin 4 个月前

TI__Guru**** 2680595 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Moritz：

感谢您的联系、我将对此进行研究。我应该能够在 1-2 天内回复您。

此致、

Connor

0 admin 4 个月前

TI__Guru**** 2680595 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Moritz：

我咨询了我们的设计团队、他们确认 EN 引脚连接到 VDDB、AMP_SEL 引脚连接到 VDDA。

需要注意的另一点是、VDDA 和 VDDB 都必须高于 2.1V 才能获得 1.2V 的标准 LVDS 输出共模。例如、如果 VDDA = 1.8V 和 VDDB = 3.3V、两个输出组将具有大约 1.1V（典型值）的相同共模。如果您的应用不需要担心这一点、可以为每个组使用不同的电源电压。是否有任何特殊原因在您的用例中为 VDDA 使用 3.3V 电压并为 VDDB 使用 1.8V 电压？

此致、

Connor

0 admin 4 个月前

TI__Guru**** 2680595 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Connor：

非常感谢您提供的信息。这可能是应该添加到数据表中的内容。
具有 1.5V 组的新型 FPGA 需要直流耦合、并具有更低的 CM 电压。一组是直流耦合、另一组是交流耦合。我想节省 1.8V 电源轨上的功率、因此将它们分开。

此致

Moritz

0 admin 4 个月前

TI__Guru**** 2680595 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的澄清。我同意这些信息可以包含在数据表中、我将与我们的团队分享这些反馈、看看我们是否可以在下一个修订版中包含这些信息。

我会继续将此主题标记为“已解决“、但如果您有任何其他问题、请随时联系我们。

此致、

Connor

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK1D2108：当组 0 和组 1 使用不同电压时的上拉电压