[参考译文] LMK04832：申请审查：选定的架构和相位噪声

您已声明关注相位噪声特性、因此值得考虑使用 SYSREF 分频器和输出路径会增加整体本底噪声、因为它比时钟分频器和输出路径高几 dB。  在 62.5MHz 处、SYSREF 分频器的本底噪声接近–157dBc/Hz 、并在 312.5MHz 处略高（不一定遵循 10dB/十倍频程曲线、我认为分频器并不是 SYSREF 分频器路径上的主要噪声源 — 我没有确切的数字，并且由于我们的许多设备目前都在站点之间移动，最近很难快速进行检查） 。 但我认为、与实际测量相比、PLLatinum Sim 可以通过 SYSREF 分频器为 312.5MHz 提供的相位噪声数字非常乐观。 我们应该向我们的输出选项添加 SYSREF 分频器下限表征、以阐明软件中的这种差异。 在任何情况下、将 312.5MHz 放置在 SYSREF 分频器上实际上可能是正确的选项、因为 312.5MHz 输出的 SYSREF 路径损失可能比 62.5MHz 输出的 SYSREF 路径损失相对较小。

另外值得考虑的是、 两个连续时钟之间会有相当大的串扰、从而导致 312.5MHz 时钟上出现 62.5MHz 杂散。   如果您 提前知道串扰杂散、则可以在后处理中减轻或解决串扰杂散、但应该指出这些是显著的串扰杂散、可能大于–90dBc/Hz； 除非您的相位噪声分析仪非常出色、否则 您只会在频谱分析仪上注意到它们。 也就是说、  TI 没有适用的航天级替代方案可将时钟分为单独的域、并保持所需的相位噪声特性。 最接近的替代方案（目前）是将     其分为两个 LMK04832、或者一个 LMK04832 和另一个缓冲器器件（如 CDCLVP111-SP）、这将大大增加成本或对噪声性能几乎没有影响（CDCLVP111-SP 本底噪声可能比 LMK04832 SYSREF 分频器本底更差）。 相对于 LMK04832 (CDCM7005-SP)、其他时钟发生器性能较差、或者输出计数不足（LMX2615-SP 或类似的双路输出合成器）。 这可能目前用处不大、但我们认识到 这种问题带来的具体挑战；请关注我们的时钟缓冲器产品系列。

环路滤波器中的较高 C2 确实会降低 10k-20M 偏移中的噪声、但您可能已经注意到、这会增加 1k-10k 偏移中的噪声。  根据 应用特别关注的失调电压、您可以考虑降低 C2、从而降低 1k-10k 噪声、 但代价是 12k-20M 频带中 VCO 噪声略有增加。 但除此之外、我认为您已经 尽可能多地利用了 PLLatinum Sim。