[参考译文] LMK01801：CG1 和 CG2 之间的偏斜打开

您好、Michael、

数据表中您提到的表中的值仅针对同一分压器情况显示。  
我的客户想了解不同的分压器外壳。  

此致、
Oba

Oba-San、

我们以这种方式指定此值、因为我们假设客户将使用器件提供的同步功能。 假设两个输出组都进行了相位对齐、不同分频器的输出之间的偏差与未同步的同一分频器的输出之间的偏差相同。  

如果组不同步、则偏斜特征不明确。 但是、不建议使用此用例、客户也不太可能使用此用例。

谢谢、

Michael

您好、Michael、

那么、您的意思是表中的值是否适用于不同的分压器情况？ 在客户案例中、是 CLKout0~2 和 CLKout4~6？

此致、
Oba

您好、Michael、

很抱歉问了很多次、但您能阅读下面的帖子吗？

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/859944/lmk01801-output-skew-between-different-divider

表明 ch8 (CG3) 和 CH12 (CG4) 偏差为+–16ps。
它看起来与表略有不同。

怎么想呢? 这只是因为 TYP 和 MAX 的差异吗？
在这种情况下、典型值也应该为 3ps？

对不起,我只是想避免误解。
同一分频器内的偏斜和不同分频器之间的偏斜是否确实相同？
即使上升沿由 SYNC 函数对齐、我也觉得不同的分频器电路路径可能会产生额外的偏斜。
它设计精良吗？

此致、
Oba

Oba-San、

没问题。 我通读了这个帖子、没有提到“差分“之外的确切时钟输出格式。 这种规格而不是特定的驾驶格式、使我认为旧论坛的工程师正在测量不同格式的差分信号之间的偏差。 这将处于混合信号偏斜的规格范围内。 此外、分频器输出路径应匹配、并且两个输出组通过同一寄存器中的相邻位同步。 所以应该没有很大的差别。 我将咨询我们的设计人员、了解他们的观点。

谢谢、

Michael

您好、Michael、

您是否收到了设计师的反馈？

此致、
Oba