• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 6 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK1C1102：使能和时钟输出之间的延迟

admin
Guru**** 2644665 points

Other Parts Discussed in Thread: LMK3C0105, LMK1C1102, CDCLVP1102, CDCLVD1204

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1588042/lmk1c1102-delay-between-the-enablement-and-clock-outputs

器件型号： LMK1C1102
Thread 中讨论的其他器件： CDCLVP1102、LMK3C0105、 CDCLVD1204

您好的团队、

通过 OE 引脚启用 LMK1C1102 与 Yx 引脚的时钟输出之间是否存在延迟？

我想知道其他器件是否存在延迟；  

CDCLVP1102

LMK3C0105

CDCLVD1204

此致、

山本俊介

  • 0
    TI__Guru**** 2644665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    山本山

    OE 引脚拉至高电平与输出响应 LMK1C1102 之间存在 5 个时钟周期延迟。 LMK3C 具有 7 个时钟周期延迟。  您提到的 CDC-器件没有输出使能引脚。  

    谢谢、

    Michael