Other Parts Discussed in Thread: LMK5B33414
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： LMK5B33414
您好：
我正在使用 LMK5B33414 生成多个锁相到 GPS 控制的 1PPS 信号的输出、但我在获取时遇到问题 DPLL 频率。 频锁 (LOFL_DPLL) 有时会清除、但相锁 (LOPL_DPLL) 保持为 1
我的目标：
输出时钟 (OUT8–OUT10) 源自 APLL2/PLL2 必须与 GPSDO 1 PPS 基准 (REF1) 相位对齐。
输出时钟 (OUT8–OUT10) 源自 APLL2/PLL2 必须与 GPSDO 1 PPS 基准 (REF1) 相位对齐。
目标频率：
- OUT8 = 268.435456MHz
- OUT9 = 33.554432MHz
- OUT10 = 536.870912MHz
当前配置：
- XO 输入： 25MHz、50ppm、用作 APLL2 基准
- REF1 输入： 1Hz (PPS)、CMOS 内部直流耦合、150mV 迟滞、1ppm 精度 (GPSDO)
- DPLL2 基准： REF1
- APLL DCO： 模式=不需要
- APLL2 基准源： XO 25MHz
- VCO2 频率： 5905.580032MHz
- DPLL 环路滤波器：
- LBW = 0.01Hz（电流）、尝试使用 0.2Hz 至 0.5Hz 进行采集
- 允许的峰值= 0.1dB (tf)、1dB（误差）
- DCO 阶跃= 1ppb
- 最大 TDC 频率= 5e –6MHz（≈5Hz）
- 时钟输出： OUT8/9/10 源= PLL2
- REF1 _valid_status： 1.
- LOFL_DPLL2 = 0
- LOPL_DPLL2 = 1 （无法锁定）
我尝试过的设计：
- 已确认 REF1 有效并正确分配给 DPLL2。
- 尝试了扩大 LBW (0.2Hz 至 0.5Hz) 和放宽频率/相位锁定阈值。
- 启用 ZDM (REF1→PLL1) 并在编程后发出 SYNC。
我的问题：
- 这些参数（尤其是 DPLL2 基准频率、最大 TDC 频率和 LBW）对于 1Hz PPS 输入是否正确？
- 是否有推荐的 DPLL 滤波器模板或示例 (.tcs) 用于通过 LMK5B33414 进行 PPS 学科设计？
感谢您提供 1Hz PPS 锁定的任何见解或示例配置。
此致、
Antoine
Antoine
