• 状态
  • 已锁定 已锁定
  • 回复 0 回复
  • 订户 0 订户
  • 视图 1 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] 【常见问题解答】LMK5B33216：如何为 PLL 选择环路带宽

admin
Guru**** 2673895 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1597437/faq-lmk5b33216-how-to-choose-the-loop-bandwidth-for-your-pll

器件型号： LMK5B33216

以下是有关如何为 PLL 选择环路带宽来优化噪声性能的一些信息。

该演示首先介绍一些有关噪声和 PLL 的一般理论、讨论了如何为“PLL/VCO 优化“滤波器选择环路带宽、以及在 DPLL 主导环路滤波器的情况下如何选择更窄的环路带宽来通过 VCO、VCXO 或 XO 进行“抖动消除“。

73、
Timothy

e2e.ti.com/.../Choosing-Loop-BW-for-PLLs-_2D00_–2025_2D00_12_2D00_11-_2D00_-Toroni-_2D00_-e2e.pdf