Other Parts Discussed in Thread: LMK05028
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： LMK05028
尊敬的 TI 团队：
我目前正在使用 LMK05028、使用双环路 REF-APLL 模式和 ZDM 将 25MHz 输出时钟 (OUT0 至 OUT7) 与 25MHz 基准输入时钟 (IN2) 同步。
我能够实现频率和相位锁定、但 OUTX 和 IN2 之间有~5ns 的延迟。 请参阅下面的。 CH1（黄色）为 IN2、CH2（蓝色）为 OUT3。
实现相位和频率锁定后、我将 T_PH-OFFSET 值调整 35ns 来对齐边沿并写入 EEPROM。
但是、下电上电或断开/重新连接时钟（进入手动自由运行）后、并重新获取频率/相位锁定后、偏移校正将恢复到原始 5ns。
之后、要重新对齐相位偏移、我必须写入 30ns 更改为 T_PH-OFFSET 寄存器
此测试可以重复、需要我通过重新写入 T_PH-OFFSET –5ns 先前值的重复值。
我希望在更正一次固定硬件延迟并保存到 EEPROM 后、每次在下电上电期间实现频率/相位锁定或从自由运行/保持模式恢复时、时钟边沿都应自动重新对齐。
您能否检查我的寄存器配置或确认预期行为？ 附件为我的.tcs 文件。
