This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: CDCE913
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1604703/cdce913-regarding-the-power-up-sequence
部件号： CDCE913
您好的团队、
最近的数据表更新包含对上电序列的更改。 为什么进行修改？ 我需要了解对现有系统的影响、因此请解释此更改的背景。
此致、 Ryu。
您好、Ryu、
我们建议 CDCE913 的输入时钟在 VDD 开启之前运行。
此致、
Sandra
尊敬的 Sandra：
感谢您的答复。 我想知道的是为什么做出了改变。 不是如何进行更改。
很抱歉我误读了这个 问题。
在某些应用中、如果时钟输入是静态信号、则 PLL 不会锁定、以避免出现该问题、理想情况下 、输入时钟需要在 VDD 之前开启。 还应避免开启 VDD 后开启输入时钟之间存在长延迟、将延迟保持在 1 秒以内。
