This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62L:AL62L I2C 时钟波形至 PD TPS25730

Guru**** 2813875 points

Other Parts Discussed in Thread: AM62L, TPS25730

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1603360/am62l-al62l-i2c-clock-waveform-to-pd-tps25730

器件型号: AM62L
主题中讨论的其他器件: TPS25730

尊敬的支持:

您能否请查看随附的波形并确认是否存在  形状、上升时序和 占空比  是可接受的?

。  AM62L 引脚 D8 和 B8  都已连接到  PD (TPS25730) I²C 线 。 Δ — Σ 转换器  SCL 和 SDA 上都连接 4.7k 上拉电阻

。  SCL 频率配置为 400kHz 。 我们观察到上升时间大于 300ns(根据 I2S Fase 模式,它应该不会超过 300ns ) 。 我们想了解这种行为是否可能是由于  测量限制  或者如果它指示与总线相关的问题(上拉值,总线电容等)、

作为缓解措施、是否可以接受  以 100kHz 的频率运行 I²C I ² C 总线  与 PMIC 通信以避免这种行为?

请查找附件  SCL 波形  供您参考。

image.png

谢谢。此致、
Kunal Barot

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kunal:

    对此进行了深入研究。 请允许我们在内部多花几个小时进行讨论。

    谢谢!

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kunal:

    很抱歉我的回复出现延迟。

    我认为类似的考虑因素、如:

    AM62L I2C 时钟波形添加到 PMIC TPS65214

    进行更改。 关于 AM62L 引脚(焊球)D8 和 B8 — 主要区别在于这些 SoC 引脚映射了 I2C OD FS 型缓冲器。

    对于 1.8V 外设 I/O 轨电源、根据来计算 SR:

    因此、对于 I2C2_SCL、f=400kHz -> SR = 18*400*10^3 = 7.2mV / ns 是 I2C2_SDA 数据输入上允许的最小压摆率。

    关于 I2C2_SDA 和 I2C2_SCL 控制器 输出、需要考虑输出 SR 限制:

    这意味着 400kHz 时的 I2C2 输出 SR 应限制在 7.2mV / ns ... 80mV / ns 以内、100kHz 时应限制在 1.8mV / ns ... 80mV / ns 以内。

    大致考虑到 在 400kHz 时的 1.8V 摆幅和 7.2mV/ns 压摆率、trise = 1800 [mV]/ 7.2 [mV/ns]=  250ns。 因此、300ns 的时间高于 I2C2 允许的最大值。 对于 100kHz、应该没有问题。  

    谢谢

    此致

    Anastas Yordanov