• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 35 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：AMD RFSOC 和 LMK04832/LMX2594 系统参考配置

admin
Guru**** 2767445 points

Other Parts Discussed in Thread: LMK04832, LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1611297/lmk04832-amd-rfsoc-and-lmk04832-lmx2594-sysref-configuration

器件型号： LMK04832
主题 ( LMX2594) 中讨论的其他器件

大家好：

我需要配置 LMK04832 的系统参考、以便在 AMD RFSOC 中使用多逻辑块。

我的电路板是 Hitech 的 HTG-ZRF16、以及 1 个 LMK04832 和 4 个 LMX2594。

对于我的 RFOSC 的 PL_SYSREF 和 SYSREF_IN、Sysref 的频率为 8MHz（连续）、在 clk10 和 clk12 中。

我有以下配置：

lmk04832_ti.txt 

1.png

 

2.jpg

配置完成后、我对以下序列进行编程：

SYSREF_CLR=1
SYNC_DISSYSREF=0 且 SYNC_DISx=0
SYNC_POL=1 -> SYNC_POL=0
SYNC_DISSYSREF=1 且 SYNC_DISx=1
SYSREF_CLR=0
SYSREF_MUX=0x03

我有一个正确的配置吗? 我的 RFSOC 检测到 8MHz、当我尝试逻辑块的 DAC 输出时、我没有 20Mhz 正弦信号的相移、但如果我在 190Mhz 时有一点点相移、几 ps。

在瓷砖之间相移要大得多,它不工作的 sinchronized。

我不知道这是不是 LMK04832 还是 RFOSC 问题、因此我想知道我的 LMK 配置是否正常。

提前感谢您。

  • 0
    TI__Guru**** 2767445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jose、

    您是否能够将您的配置作为.tcs 文件共享？ 这可以在 TICS Pro 中使用 File -> Save 来完成。  

    此外、我注意到您的所有 SYNC_DISx 位均已设置 — 您是否可以尝试将它们设置为 0？ 设置这些位意味着同步事件不会使相应输出的相位对齐。 我还建议设置 SYNC_1SHOT_EN = 1、这样、与电平敏感相比、SYNC 引脚/功能将变为边沿敏感。

    谢谢、

    Michael

  • 0
    TI__Guru**** 2767445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复 Michael、


    是指在 TCS 文件中设置 SYNC_DISSYSREF=0 且 SYNC_DISx=0、还是指在要对齐的序列结束时设置 SYNC_DISSYSREF=0？

    我的原始 TCS 文件：

    e2e.ti.com/.../sysref_5F00_prueba.tcs

    我已对您的更改完成 2 个新的 TCS 文件、并已按照我的原始顺序进行了尝试、以便对齐：


    tCS1：SYNC_DISSYSREF=0、SYNC_DISx=0、SYNC_1SHOT_EN=1
    tCS2：SYNC_DISSYSREF=1、SYNC_DISx=1、SYNC_1SHOT_EN=1

    我也有同样的问题、与我的原始 TCS 相比没有变化。

    如果我将 tcs1 和 tcs2 与以下序列结合使用：


    SYSREF_CLR=1
    SYNC_DISSYSREF=0 SYNC_DISx=0
    SYNC_POL=0
    SYNC_POL=1
    SYNC_POL=0
    SYSREF_CLR=0
    SYSREF_MUX=0x03


    我在 LMK04832 输出中没有正确的系统参考、裸机会出现误差、输出中没有 8MHz。


    另一方面、我的 lmk04832 的 SYNC/SYSREF_REQ 引脚中没有信号、始终为低电平。


    在我的电路板中、有 4 个 LMX2594、其中 2 个为我的 RFOSC 的 DAC 和 ADC 生成采样时钟、我看到它们从 LMK04832 接收了 4 个 SYNC 引脚。


    我是否需要使用该引脚对 LMX2594 输出进行时序控制？


    我在 TCS 中看到、我有 clock1 和时钟 3 (SYNC_PIN 到 LMX2594)、例如 LVDS、因此我可能需要将这些输出设置为 CMOS（正常/正常）

  • 0
    TI__Guru**** 2767445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jose、

    必须先清除 SYSREF_CLR 位 (SYSREF_CLR=0)、然后才能生成 SYSREF 输出。  

    我是否需要使用这些引脚对 LMX2594 输出进行时序控制？

    您可以使用这些输出来同步 LMX2594 输出、并将输出配置为向 LMX2594 SYNC 输入发出上升沿/脉冲（理想情况下，可以通过 SYSREF 脉冲发生器模式来完成）。

    谢谢、

    Michael

  • 0
    TI__Guru**** 2767445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。


    您好、Michael：

    我一直在进行一些测试

    这是我的 LMK04832 TCS 文件、具有正常同步、sysref_PD=0。

    e2e.ti.com/.../sysref_5F00_ti.tcs

    我不理解您关于何时需要清除 SYSREF_CLR=0 的回复、什么序列正确？ 1 还是 2？

    1) 数据表中的 I READ：
    SYSREF_CLR=1
    SYNC_DISSYSREF=0 且 SYNC_DISx=0
    SYNC_POL=1
    SYNC_POL=0
    SYSREF_CLR=0
    SYSREF_MUX=0x03

    2) 但在 e2e.ti.com/.../lmk04832-sysref-synchronization 我读这一个:

    SYNC_DISSYSREF=0 且 SYNC_DISx=0
    SYSREF_CLR=1
    SYSREF_CLR=0
    SYNC_POL=1
    SYNC_POL=0
    SYSREF_MUX=0x03

    另一方面、LMX2594 告诉我具有 Cat1 同步功能、我不需要外部 SYNC 引脚来对齐输出

    e2e.ti.com/.../LMX2594_5F00_384_5F00_–6912.tcs

    LMK04832 为我的 FPGA 生成 clkref (384mhz) 和 sysref 时钟 (8MHz)、并为 LMX2594 生成参考时钟 (384MHz)、LMX2594 为 RFSOC DAC 生成采样频率 (6912mhz)

    问题在于、逻辑块内的所有 DAC 总是在它们之间对齐、但逻辑块之间存在相移、并且并不总是相同的相移、具体取决于系统 INIT

    我要执行的步骤如下：
    我对所有 LMK04832 寄存器进行编程
    我在 LMK04832 中编写序列
    对所有 LMX2594 寄存器进行编程
    我校准 LMX2594

    我感谢你的帮助

    此致