• 状态
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 112 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B12212：多个 LMK5B12212 同步

admin
Guru**** 2914610 points

Other Parts Discussed in Thread: LMK5B12212, CDCE913

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1616552/lmk5b12212-multiple-lmk5b12212-synchronization

器件型号： LMK5B12212
Thread 中讨论的其他器件： CDCE913

尊敬的团队：  

客户正尝试使用多个 具有所有输出时钟同步功能的 LMK5B12212、  

LMK5B1221.jpg

客户目标器会同步所有输出时钟（同相）、但无法使输出时钟同步。  从器件 LMK5B1221 输入时钟来自主器件 LMK5B1221 时钟输出。  

客户是否需要提供不同的 TCS 配置？

团队能否提供 TCS 文件以供客户参考？  

顺便说一下、原始目标是使用独立振荡器并通过 SYSREF 或同步同步同步来同步不同的 LMK5B1221。 引脚？

谢谢、此致

Eddie

 

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    您能否提供客户的.tcs 配置文件？ 对于这种用例、我建议在零延迟模式下运行从 LMK5B 器件、以确保输出时钟相对于输入时钟具有相位确定性。  

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor：  

    通过以下时钟树确认客户、  

    主设备：所有输出 156.25MHz

    Slave1：所有输出 312.5MHz

    Slave2：Only8_9_10_11_output= 156.25MHz、Other_output= 312.5MHz  

    为不同 LMK5B 附加了 TCS 文件、  

    e2e.ti.com/.../master.tcse2e.ti.com/.../slave1.tcse2e.ti.com/.../slave2.tcs

    客户运行 TCS 文件、且从器件输出与 IN1 不同步（来自主器件输出）

    您是否会帮助检查客户设置？ 如果您需要客户原理图作为参考、我们可以通过电子邮件发送。  

    谢谢、此致

    Eddie

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    很抱歉、此处延迟的回复。 明天、我将测试您在我的设置中发送的.tcs 文件、看看我是否可以在我这边复制相同的行为  

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    我查看了.tcs 配置文件、似乎 DPLL1 的配置存在问题。 我在开始页面的步骤 10 中重新运行了脚本、现在设置对我来说看起来是正确的。 您能否尝试使用我在此处所附的更新配置、看看是否有任何改进？  

    e2e.ti.com/.../slave1-_2D00_-modified.tcs

    e2e.ti.com/.../slave2-_2D00_-modified.tcs

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor：

    客户仍然无法与您提供的 TCS 文件同步时钟？

    下面是波形和状态页面快照、是否有硬件设置？

    感谢与祝贺

    Eddie

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    由于未验证 REF1、因此输入时钟或基准验证设置可能存在某种问题。 您能否让客户尝试按照本应用手册中概述的调试步骤操作？  https://www.ti.com/lit/an/snaa421/snaa421.pdf 假设输出频率正确、则应锁定 APLL、因此他们可以尝试从第 2.3 节及以后的内容开始。  

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor：

    我将 EVM 恢复办公室、并尝试将 156.25MHz 时钟输入到 IN0_P （CDCE913 EVM 的输出）、移除 XO VDD 跳线、然后打开您提供的 TCS 文件。  

    我可以获得 REF0_VALID_STATUS  

    但我无法计时输出、EVM 是否可能损坏？

    谢谢、此致

    Eddie

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    LMK5B 器件始终需要 XO 输入、它看起来像前面在此线程中发送的.tcs 配置、用于 48MHz XO。 如果您将 XO VDD 跳线放回、您是否能够查看正确的输出并锁定到 IN0 上的 156.25MHz 信号？  

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor：

    是、我将 XO VDD 跳线放回原位、但时钟输出不与 REF 同步

    是否需要在 TCS 中修改设置？  

    以下是跳线安装后的状态  

    我们是否可以在下周设置 Webex 电话会议讨论？

    谢谢、此致

    Eddie

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：  

    当然、我们可以设置 Webex 电话以进行更详细的讨论。 同时、由于 REF0 未被验证、您可以尝试在 TICS Pro 中的“validation"页面“页面上放宽一些验证阈值、看看是否可以使 REF0_VALID_STATUS 读回为“1"。“。