[参考译文] LMK04832：适用于 HSDS –8mA 的 LMK04832 设置

谢谢。 我知道 HSDS 是一个电流模式输出、需要一个直流电流路径。 我的问题具体涉及 所需/共模偏置 对于 LMK04832 上的 HSDS –8mA：

1. 而不提供外部偏置电源轨 （即无“ADC 50Ω 至<xmt-block1> VCC</xmt-block>–1.64V“）、 VCC、 LMK04832 是否会在 HSDS 引脚上建立内部直流偏置/共模 那么 8mA 电流模式输出是否正常运行？  如果是、所建立的电压是多少、是否能保证在工艺和温度变化范围内提供完整的功能？

2. 保证合规性/有效输出电压范围是多少 （或可接受的外部偏置范围）在哪个 HSDS –8mA 向 100Ω 差分负载保持其指定的摆幅？ 数据表仅提供了 50Ω 至 VCC–1.64V“终止条件下的 VOH / VOL / VOD、但未说明合规性范围。

相关： LMK04832 EVM HSDS 输出、而不使用显式 VCC–1.64V 端接电源轨 。 除非在芯片内部建立了直流工作条件（类似于 LVDS 模式下的~1.25V 内部偏置 )、这似乎与电流源输出的工作方式不一致（它们需要一个规定的直流工作点，并且具有有限的兼容性范围，具体取决于设计和电源）。

谢谢、
Farron

谢谢。 我知道 HSDS 是一个电流模式输出、需要一个直流电流路径。 我的问题具体涉及 所需/共模偏置 对于 LMK04832 上的 HSDS –8mA：

1. 而不提供外部偏置电源轨 （即无“ADC 50Ω 至<xmt-block1> VCC</xmt-block>–1.64V“）、 VCC、 LMK04832 是否会在 HSDS 引脚上建立内部直流偏置/共模 那么 8mA 电流模式输出是否正常运行？  如果是、所建立的电压是多少、是否能保证在工艺和温度变化范围内提供完整的功能？

2. 保证合规性/有效输出电压范围是多少 （或可接受的外部偏置范围）在哪个 HSDS –8mA 向 100Ω 差分负载保持其指定的摆幅？ 数据表仅提供了 50Ω 至 VCC–1.64V“终止条件下的 VOH / VOL / VOD、但未说明合规性范围。

相关： LMK04832 EVM HSDS 输出、而不使用显式 VCC–1.64V 端接电源轨 。 除非在芯片内部建立了直流工作条件（类似于 LVDS 模式下的~1.25V 内部偏置 )、这似乎与电流源输出的工作方式不一致（它们需要一个规定的直流工作点，并且具有有限的兼容性范围，具体取决于设计和电源）。

谢谢、
Farron

谢谢。 我认为我们对核心问题还没有一个明确的答案、所以请你回答 将其路由到 LMK04832 数据表所有者/时钟输出电路设计器/应用管理器 谁能权威性地回答？

核心问题（需要是/否）：
指定 HSDS –8mA 模式 、LMK04832 是否提供了 内部直流共模/偏置（即电流模式输出级的内部工作点） 或 HSDS 需要 外部偏置终端电源轨 （如数据表条件“PVT 50Ω 至 VCC–1.64V“所示）、以建立其直流工作点并在 PVT 范围内满足数据表级别。

作为回答的一部分、我希望澄清/更正两点：

1. “HSDS 用于交流耦合、VCM 并不重要。“
   即使使用交流耦合、输出级仍需要 定义的直流工作点 （无论是在内部还是外部建立）、以保持在其有效的运行区域并产生指定的电流/摆幅。 问题是 其中 直流工作点就建立起来。

2. “没有合规性范围。“
   HSDS 是专有的、不是行业标准、但 HSDS 输出级仍具有 有限有效输出电压范围 （合规性）由器件设计和电源确定。 晶体管电流源并不理想、并且受到其电源电压范围和晶体管所需的压降的限制、因此必须有一个顺从范围。  

一个简单的陈述：

• “HSDS 内部自偏置、VCC–1.64V 终端仅是测试装置、“
  或

• “HSDS 不自偏置；数据表保证的运行需要 VCC–1.64V（或等效值）的外部终端、“
  就会解决这个问题。

谢谢、
Farron

Noel 你好：

 感谢您进一步了解、但我们自己的测量数据仍然表明可能存在问题。  今天、我们在 HSDS-8 中测量了 EVM 套件中通道 8 上的直流内容、在该特定单元上的直流内容为 2.035V。  一个通道上的摆幅为 400mVp、因此峰值达到 2.435V、即与正轨相差 0.865V。  我们不知道高侧驱动器的性质。  如果它像电流源的芯片设计中通常那样针对高阻态输出级联、则该电压可能非常接近通过饱和离开电流源模式的水平。  因此您经常会看到运算放大器输出规格在电源轨的约 1V 范围内、但不会更接近规格。  

 在两个悬空节点之间连接 100 欧姆电阻器不会在顺从范围中间提供直流条件。  仅仅是确保两个节点处于类似的浮动电压下、这些电压可能会在顺从范围之外表现不佳。   

 强制电流源输出处于其顺从范围的中间（通常在 1/2 Vs 附近）或其范围内的任何所需点的主要方法是直接直流耦合（如数据表中所述的 50 Ω 至 1.66V）、或通过负反馈与另一个电压（例如在闭环运算放大器中）进行比较。

 您是否无法告诉我们 HSDS 输出是否具有内部直流偏置？  

 在 2.035V 直流电压测量值中、实际上并非如此、这是明智的偏置电压。  这样的问题就会变成这样的变化从一个更中心的偏倚是可靠的,值得信赖的生产。

谢谢、

Farron

尊敬的 Farron：

HSDS 输出驱动器具有 1.95V 的内部标称偏置 、我预计偏差为±200mV。  

HSDS  的输出驱动器中有一个反馈环路、无论负载或 AC/DC 耦合如何、该环路都应将直流电压保持在大致相同的标称共模电压、前提是驱动器相对于负载仍处于电流顺从性状态。

为了回显 Noel 所说的、在设计期间假定 HSDS 为交流 耦合、从而无需特定的共模要求。

谢谢、

Michael

您好 Michael：

感谢您提供重要信息。  HSDS 驱动器在标称 1.95V 的高电压下使用直流偏置、因此、尽管数据表条件为 1.66V、但可以放心地假设高侧驱动器设计可以正常工作。  

您仍假设在 HSDS 引脚之间连接一个电阻器、然后在线路的远端采用 100 Ω 终端、然后再将其交流耦合到目标。  对于 TI 建议将发送侧电阻器设置为 560 欧姆的 LMK04828、但当前未将其填充到 LMK04832 EVK 电路板中以进行 HSDS-8 操作。   LMK 侧该电阻器的逻辑原因是、您报告的反馈环路可能仅适用于驱动器的一侧、因此需要该电阻器对另一侧进行偏置、以防目标器件在其芯片上提供 100 欧姆（位于交流耦合之后）、因此不会为 LMK 带来偏置。  是这样吗？

相关： LMK04832 EVK 原理图通道 8 没有为两个 HSDS 驱动器引脚之间的直流连接填充电阻器。  这是偶然的吗？   

谢谢、

Farron

再次大家好、Michael 和 Noe： 数据表与 EVK 原理之间的另一个冲突是 LVPECL 设置。  第 14 页的数据表注意到 LVPECL 单端摆幅从 Vcc-2 到 Vcc –1、具体在端接为 50 欧姆至 Vcc-2 = 1.3V 的条件下。  EVK 原理图的每个引脚都有一个分压器加电阻器、这可以实现这一点。  但它填充了每个引脚接地 240 欧姆电阻、而不是偏置电压。  为什么会这样？  谢谢、Farron。   

尊敬的 Farron：

我将进一步查看、然后回到您的星期一。

谢谢、

Michael

您好 Michael：

以下是 EVK 电路板在 LVPECL 模式下时钟输出 1 上的运行方式：

输出摆幅为 370mV。 而是推断基极电压。

数据表指出它应该如下所示（再次推断出基极电压）：

如果 LVPECL 输出偏置至 1.3V、EVK 原理图仅提供 370mV 的指定 1V 输出摆幅。  因此、关于 EVK 设置为 240 欧姆接地、而不是数据表中提到的 50 欧姆至 1.3V、这是个谜。   

谢谢、  

Farron

尊敬的 Farron：

如上图所示、数据表建议使用交流耦合 LVPECL — 其中摆幅保持不变，但输出信号没有直流偏置。 EVM 上未组装元件、但可以组装 50 Ω 的元件以达到 VCC12_CG0 偏置电压。  

谢谢、

Michael

您好 Michael：

谢谢、但这一设置并不符合我们的具体要求。 但是、图 22 是您上面显示的、并非适用于 LMK04832 的输出、仅适用于输入。  这是为 CLKout0 设置 EVK 示例原理图的方式、但问题是它不符合规范、也没有解释为什么应该这么做。  

我尝试粘贴示波器图片、但今天不会粘贴（该功能是间歇性的）。  但是、在 LVPECL 2V 模式下、每侧摆幅为 660mV、位失真。   

上述设置（每个输出引脚上接地 240 欧姆，无直流偏置）是否应该满足每个差分输出上 1Vpp 的数据表规格？

我们之所以特别关注这一点、是因为我们无法在外部陶瓷谐振器振荡器（不使用 LMK04832 的片上 VCO）中进行设计、从而获得出色的抖动性能。  对于 16 位高速 ADC 时钟、我们需要它来尝试从中提取最有效位数 (ENOB)。  噪声非常低、以至于输出驱动器成为重要的抖动源。  LVPECL 输出可实现最低抖动。  但是、LVPECL 在上述 EVK 设置（低摆幅和失真）中的表现非常差、我们不相信能提供 PLLatinum Sim 模拟的抖动。   

如果在 Texas Instruments 方面通常不知道如何使 LVPECL 达到数据表规格、我可以前往 Dean Banerjee、询问他以前用来获取编程到 PLLatinum Sim 中的 LVPECL 噪声数据的设置。   

谢谢、  

Farron

尊敬的 Farron：

我深入实验室仔细检查、在我们的 EVM 上（在使用 LVPECL2Vpp 测量 CLKout1 时）、我测量到更接近我预期的单端摆幅、约为 800mVpp。 您能否共享您的配置文件、以便我可以在我们的工作台上仔细检查它？

谢谢、

Michael  

您好 Michael：

我的客户在设计此零件时、我的客户在全国范围内进行设计、我在采集数据时没有在实验室中。  他们有演示套件、我假设他们使用了 TI 建议的配置。  如果我有无法上传的文件、因为我无法弄清楚让 E2E 上传文件的技巧。   

我猜我的问题之所以看起来过于挑剔、是因为许多客户复制了 EVM 用户指南原理图并在 LMK04832 中进行了设计、实际上这个设计“起作用“。  但是、几乎所有这些客户也在使用片上 VCO、抖动约为 400fs。  几乎任何驱动程序都可以正常工作、即使驱动程序没有进行最佳设置。

但是、使用外部低噪声 VCO（我为它们设计的内容）、正确设置 LVPECL 有可能在 70fs 以下获得抖动。   该抖动水平的降低程度低于最佳驱动器、因此将驱动器设置得近乎完美就会成为一个问题。  压缩驱动器电压或压缩电流就像跟随 VCO 的放大器链一样—它将基带噪声上变频为载波、然后以相位噪声和抖动表示。  由于噪声在 PLL 环路外部、因此不会被 PLL 抑制。   这是纯累加噪声。  这在低噪声 PLL 设计中逐渐得到认可。  例如、Mini-Circuits 有一条新的“低相位噪声射频放大器“系列、旨在不降低低噪声 PLL 的相位噪声。   

因此、对于在时钟系统中寻求最低抖动的客户、需要相当深入地了解输出时钟。  当不同模式下没有输出驱动器的代表性电路时、我们无法做到这一点、也无法说明数据表中固有的直流偏置及其顺从范围、也无法解释 EVM 套件原理图为何忽略数据表建议的直流偏置。   

作为显示不同模式下不同相位噪声的缓冲器器件的示例、我附加了模拟 LTC6957 缓冲器的图形。  LVPECL 在地板上比 LVDS 低大约 2dB、在裙边较近时优于 6dB（偏移低于 10kHz）。   但是、这无疑假设 LVPECL 设置正确。  使 LVPECL 脱离其预期的工作区域、几乎肯定会产生更大的噪声。   

谢谢、  

Farron