This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMKDB1202:原理图审阅

Guru**** 2805935 points

Other Parts Discussed in Thread: LMKDB1202

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1615614/lmkdb1202-schematic-review

器件型号: LMKDB1202

您好、

我们需要支持在系统级别在 SRIS 和 CC 模式之间切换。

振荡器为具有 HCSL 输出的 100MHz、PHY 使用 100MHz HCSL 输入。

您是否要查看以下申请和说明? 谢谢!

image.png

100MHz OSC 输出规格

image.png

PCIe PHY REFCLK 输入规格

image.png

原理图:

image.png

Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff:  
    由于 LMKDB 上的输出为 LP-HCSL、因此您无需在输出端实现 50 Ω 至 GND 端接占位符。  
    我看不到 VDD 过滤网络 — 请查看 DS 第 10.3 节了解详情。  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente:

    “好了,谢谢你!

    Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente:

    您能否确认此组件是否已经最适合该应用、或者是否有更合适的选项可用?
    LMKDB1202 是否符合我们为 OSC 输出和 PHY 输入提供的规格?

    谢谢!

    Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff:  
    这因客户应用而异。  
    有一个本底噪声和一定量的附加抖动。  
    此处的主要罪魁祸首是 ref clk。  

    XO 的 RMS 抖动为 0.1ps  
    Rx 可接受高达 1ps 的功率。  

    缓冲器将为特定积分频带提供一定数量的附加抖动 — 在这种情况下,我们还可以计算输出抖动。  
    我不希望 LMKDB 提供 0.9ps 的抖动。  
    可以满足您的应用需求、但如果客户具有该器件相位噪声曲线的.txt 文件并估算时域抖动、则可以使用 PLLatinumSim 来估算 XO 的输出 PN。  


    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente:

    仔细检查、  

    我们 需要支持在系统级别在 SRIS 和 CC 模式之间切换。

    振荡器为具有 HCSL 输出的 100MHz、PHY 使用 100MHz HCSL 输入。 设计应该可以、对吧?

    谢谢!

    Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff:

    是的、这应该没问题。

    谢谢、

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    明白了、谢谢。

    Jeff