This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:同步问题和一些详细扩展 2.

Guru**** 2815985 points

Other Parts Discussed in Thread: LMK04832EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1623883/lmk04832-sync-issue-and-some-detail-expansion2

器件型号: LMK04832

您好、TI 人

要跟进此问题:

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1608730/lmk04832-sync-issue-and-some-detail-expansion/6206745

我们仍要确认已选择 SYNC_EN SYNCPinDisabled 且已选择 SYNC_DIS。 SYNCpin 的外部状态影响对齐状态的原因。 测试结果如下、TCS 文件配置如下:

sync_en dis off_pin dis.tcs 

当 SYNC_PIN =低电平或高阻态时、大约重复测试多次、偶尔会出现错位。  

当 SYNC_PIN = HIGH LEVEL(高电平)时、已测试数百次、但未出现。

产生这种概率偏差的原因可能是什么

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Tony:

    我将此设置带入了实验室、试图自己进行复制。 使用您的配置文件和 LMK04832EVM、我没有看到任何偏差。 我对 SYNC 引脚施加了高电平和低电平、并且行为没有变化。 您能否提供有关硬件设置的更多信息?

    谢谢、

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael

    我们制作一个视频来展示问题。

    请检查。  

    e2e.ti.com/.../336.mp4

    在示波器上对 3 个通道的时钟上升沿信号进行采样。 万用表显示 SYNC PIN 低电平、客户通过多次点击 GUI 的配置按钮重新触发 EVM 并输出时钟信号。

    我们可以看到这一点

    1. 3 个通道的上升沿不同时出现。

    2.在最后一次触发时,黄色曲线异常提前约 300 ps ,这就是我们所说的。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Tony:

    因此、澄清一下、您只会在 SYNC 引脚电平较低时看到错位问题? 这是我不熟悉的问题。 我将查看我们的配套资料、回到您的星期一。

    谢谢、

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael

    是的、在将 SYNC 引脚与 FPGA 连接后、如果将 SYNC 引脚更改为低电平或将 Hi-Z 更改为低电平、就会发生这种情况、但当 SYNC 引脚设置为高电平时、不会发生这种情况。 请帮助检查、非常感谢。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael

    您能给出一些建议吗? 非常感谢。