• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 0 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：LMX2594 滤波器设计

admin
Guru**** 2854810 points

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1635415/lmx2594-lmx2594-filter-design

部件号： LMX2594

大家好、我当前使用 LMX2594 生成 7GHz 至 10GHz 之间的信号、并用作混频器的 LO 信号。 在 PLLatinum2 的仿真过程中、我发现当我设计输出频率低于 7.5GHz 的滤波器时、总存在大约 1e5 相位噪声的峰值。 是因为我设置了错误的标记进行优化吗？ 还是因为使用了路径分压器？ 我可以问如何获得数据表中提到的看起来不错且相位噪声性能出色的性能？  

image.png

image.png

image.png

 

  • 0
    TI__Guru**** 2854810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    顺便说一下、如果我想更改 OUTA_PWR 寄存器以改变 PLL 的功率输出、相位噪声会发生变化吗？ 如果通过将寄存器设置为大约 5 的值、将每个端口的输出功率设置为大约–6dBm、它将如何变化？ 是否有任何关于此更改的规格？ 数据表中提到的结果（相位噪声等）是否对应于输出功率= 50？ 谢谢！

  • 0
    TI__Guru**** 2854810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hi Hanyuan：

    你的照片太小了,我几乎看不到。

    峰值很可能是由于相位裕度较小。 通常、相位裕度应大于 40 度。  

    相位噪声基本上由 PLL 和 VCO 决定、输出功率设置会影响输出驱动器的噪声性能、这通常反映在本底噪声上。 在–6dBm 输出下、我预计本底噪声没有显著变化。

  • 0
    TI__Guru**** 2854810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复！ 请问在使用 PLL sim 时应该使用哪种滤波器设计方法？  

    顺便说一下、这些是较大的图片、我想知道这些相位噪声性能的相应滤波器是什么？ 因为相位噪声看起来非常好。 谢谢！

  • 0
    TI__Guru**** 2854810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hi Hanyuan：

    我们在这里有一个培训视频： https://www.ti.com/video/6330930382112

    数据表中使用了 EVM 环路滤波器的相位噪声图。