Other Parts Discussed in Thread: AM6411, LMK5B33216, LMK5B12204, LMK05318B, LMK05028
器件型号： LMK5B12204
Thread 中讨论的其他器件： LMK05318B、AM6411 、LMK5B33216、 LMK05028
尊敬的专家：
我们已使用 LMK5B12204 创建了定制电路板。
制造多个器件后、超过一半的器件需要 3-4 小时才能实现频锁。
剩余的装置在一分钟内锁定。
我们目前正在调查原因和解决方法、请提供帮助。
到目前为止我们所知道的是：
读取寄存器 R123 至 R127 时、它们保持全零、似乎没有执行 APLL 校准。
3–4 小时后、器件最终锁定后、我们可以观察到“1A AC 1F 1F 69“等值。
当寄存器 R123 至 R127 保持全零时、器件做什么？
是否有办法缩短实现频锁所需的时间？
谢谢
吉则
你好 Yoshinori,
LMK05318B 修订版中的说明 2021 年 4 月编程指南中提到了 R128。
在我的电路板上、freq/锁相 R128 有 0x00。
在保持和锁定过程中 、它也有 0x00。
如果我很理解、这是计算限值指示、如进位标志。
尊敬的 Connor：
我将上传一张显示 1PPS 信号输入到 PRIREF 的示波器图像。
CH1 是 Grandmaster 的 1PPS 信号输出。
CH2 是从 AM6411 发送到 PRIREF 的 1PPS 信号。
触发条件设置为 ch1、持久性设置为无穷大。
您可以观察到 CH1 和 CH2 之间的抖动。
在这些条件下、我捕获了三分钟的波形。
根据观察到的波形、1PPS 似乎与 Grandmaster 同步。 
此外、1PPS 的抖动保持在 60ns 以内、对应的抖动约为±30ppb。 
接下来、我将检查“DPLL R Divider、div-2“和“PRIREF 监控分频器输出、div-2“。
谢谢
吉则
尊敬的 Connor：
1。I‑“DPLL R Divider、将 Δ R‑2 分频到 STATUS0 并在示波器上观察到。
正如您所提到的、我能够确认一个占空比为 50%的 2‑秒周期信号。
2. I‑“PRIREF 监控分频器输出、将 Δ v 除以‑2“到 STATUS0、并在示波器上观察到该输出。
‑、我确认了一个占空比为 50%的 2 μ s 秒周期信号。
1.
2.
是否可以合理地假设 1PPS 信号不存在问题？
谢谢
吉则
Yoshinori,
正确、就像 Octo 提到的、您可以设置 R116 PLL1_MODE = 0 以禁用 DPLL、或者您可以禁用 AM6411 的 1pps 输出、以在锁定到 TCXO 时测试 LMK5B 的自由运行频率精度。 如果能够执行这个测试、请告诉我。 此时 、我最好猜测是 TCXO 和 1pps 输入之间存在较大的频率偏移、这导致 DPLL 饱和。 不过、我预计这需要一个远远超过 TCXO 1.5ppm 容差的较大 ppm 偏移。 在我加载 DPLL 配置时的设置中、我必须在 XO 和 PRIREF 之间引入大约 800ppm 的误差、直到我看到 DPLL 饱和且 PLL1_NUM_STAT (R123-R127) 收敛到 0。 因此、如果这是原因、那么我会出于某种原因怀疑 TCXO 或 1pps 基准是否超出规格。 此外、DPLL 不应该能够跟踪如此大的偏移。 由于启用了 1pps 相位检测器且阈值设置为 63、如果相对于 XO 的最大误差为 1.6us（即 1.6ppm）、则只应验证 1pps 基准。
您能否回读这些失败器件的寄存器转储、并确认其与.tcs 文件中的配置匹配？ 此外、据我所知、您之前已确认正在加载配置后发出软复位、但您能否再次检查是否遵循数据表中所述通用寄存器编程序列中的其他步骤？
尊敬的 Octo 和 Conner：
我测量了 19.2MHz TCXO 的频率。
对于立即锁定的单位、结果为 19,200,001.x Hz*。
对于出现问题的单位、结果为 19,199,991.x Hz*。
当 从稍微旧的信号发生器输出 19.2MHz 时、测量值为 19,199,968.0Hz 。
* X:小幅波动
接下来、在发生问题的单元上设置 R116 PLL1_MODE = 0、并测量输出时钟。
输出频率设置为 27MHz 和 25MHz 。
25MHz→24,999,990.4Hz
27MHz→26,999,989.5Hz
TCXO 似乎不是原因。
我还检查了寄存器和软件复位、发现没有问题。
我发现了一件事：
I 将以下信号输出到 STATUS0 和 STATUS1：
0x40 = DPLL R 分频器、2 分频
0x41 = DPLL FB 分频器、2 分频
当器件无法锁定时、这两个信号为 180°异相。
在那之后,相位逐渐漂移,我可以看到它试图调整。
当器件立即锁定时、0.5Hz 信号几乎同相。
两个信号的初始相位是如何确定的？
谢谢
吉则
你好 Yoshinori,
关注 1PPS 稳定性、我考虑添加所有容差以找到最坏情况。
TG2016SMN TCXO 的频率容差 f_tol±1.5PPM、这是特定器件的静态偏移。
加上动态频率偏移 (fo-TC±0.5PPM)、在极端温度条件下产生高达±2.0PPM 的误差。
PTP GM 通常锁定到 GNSS、这很方便。
假设 AM6411 SYNC0_OUT 的 PTP 1PPS 具有±100ns 抖动。
它由以太网 PHY 的 XO（通常为 25MHz XO）、ptp4l PI algo 和网络 PTP 抖动 (BC 或 TC) 组成。
要消除 ptp4l+网络抖动、您可以尝试在 ptp4l 达到稳定状态后杀死它、例如 1 分钟。 SYNC0_OUT 随后将产生“已校准“ 1pps。 （否则，您的 PHY XO 容差为 50-100ppm）
通过这个小实验、它锁定得更快吗？ 
此致、
Octo
两个信号的初始相位是如何确定的？
输出锁定至选定的输入时钟频率。
如果启用了 DPLL 自动静音、则输出取消静音。
配置的 DPLL 带宽生效。
将具有确定性的输入到输出相位
启用零延迟模式 (ZDM) 同步时的关系。
数据表显示了“零延迟模式 (ZDM) 同步“、但实际上是对输出分频器进行了复位。
LMK05028 支持真正的零延迟模式运行。
