根据我们旧的验证数据、数据表中的典型偏差在所有输出（而不仅仅是同一时钟组内的输出）中看起来都一致。 我包括一些图、这些图显示了不同通道在多种条件下相对于 CLKout0 的偏斜。 不同的线路表示不同的电压/温度组合、X 轴包括不同的器件、不同的偶数输出通道和不同的 CLKOUT 模式（按顺序：LVDS、LVPECL、LVCMOS）。
我没有要验证的数据、但我期望同一时钟组内的 CLKOUTX 和 CLKOUTY 偏斜应该比不同组之间的 CLKOUTX 更接近 CLKOUTX。 如果时钟组中的两个输出都使用或不使用延迟块、则 CLKOUTX 和 CLKOUTY 路径长度的唯一差异是输出端的交叉多路复用器、不超过几皮秒的差异。 因此、我认为以下图表的形状应被视为时钟组之间的偏斜度量、每个时钟组内 X 和 Y 输出之间存在一些小的静态偏移。
与其他格式不同、LVPECL 图包含焊接器件。 在评估过程中、我们通常使用套接字来快速获取许多器件的数据。 在这种情况下、插座板会引入安装孔、这会改变多条输出布线的布局、从而将 LVPECL 发射极偏置电阻器推离器件更远、并引入一些与偏斜变化相关的幅度变化。 焊接的器件板使用 LVPECL 发射极电阻器的不同位置、这会改变振幅和上升/下降时间、从而产生不同的偏斜曲线。
我需要注意的是、LVCMOS 和其他输出格式之间的偏移远大于相同格式的两个输出或 LVDS 输出到 LVPECL 输出之间的偏移。 在用于 LMK04816 的 BiCMOS 流程中、LVCMOS 通过 CMOS 实现、而 LVDS 和 LVPECL 通过 BJT 实现。 BJT 路径的温度和电压系数小于 CMOS 路径。 对于 LMK04816、我没有传播延迟数据可以支持此断言、但对于采用相同工艺的类似抖动清除器器件、LVCMOS 和其他格式之间的偏差变化幅度在整个温度范围内接近 200ps。
如果使用到 OSCIN 的 OSC 多路复用器路径、时钟组 3/4 还会出现相对于其他时钟组的一些偏移变化不匹配。 从 OSCIN 到 OSC 多路复用器的路径长度与时钟分配路径长度不同、通往 OSC 多路复用器的缓冲数量和类型不同、因此这些路径的偏斜温度和电压系数略有不同。 OSCIN 和时钟分配路径频率范围内的绝对偏差会有所不同、并且随温度和电压变化的偏差将与其他时钟组略有不同。 当然、这仅适用于时钟分配路径锁相到 OSCIN 的情况 — 如果不是，则偏斜可能是任意的。
