This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33414:有关 LMK5B33414 的问题

Guru**** 2872490 points

Other Parts Discussed in Thread: LMK5B33414EVM, LMK5C33414A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1638417/lmk5b33414-question-about-lmk5b33414

器件型号: LMK5B33414
主题: LMK5C33414A 中讨论的其他器件

您好:

我的客户在使用 1PPS 时正在使用 LMK5B33414EVM 开发板进行实验。 I 在 IN0 之间输入另一个精度为 25ppb 的脉冲。 启用 ZDM 后、它需要 50 分钟才能锁定。 没有 ZDM、我的配置耗时超过 3 分钟。

但是、根据数据手册中的说明、只需 38 秒即可锁定。 我不知道如何设置它。 能否提供配置文件?  附件包含 ZDM 和非 ZDM 的配置。

LMK5C33414A、48MHz XO、1PPS IN0、1PPS OUT0-2-ZDM.tcs 

LMK5C33414A、48MHz XO、1PPS IN0、1PPS OUT0-2.TCS 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jimmy:  

    数据表锁相时间为 38 秒、假定相位误差高达 100ns、但在所附的配置中、锁相阈值设置为约 1.85ns。 由于锁相阈值要严格得多、因此实现锁定需要更长的时间。  

    为了确保 1pps ZDM 可靠运行、我通常建议采用以下精确的序列:

    1.加载配置(在 TICS Pro GUI 中写入所有寄存器、或从 GUI 的“programming"选项“选项卡选项卡运行启动编程序列)

    2.通过写入 R21 = 0xE1、然后 R21 = 0xA1 来切换 SYNC_SW 位

    3.通过写入 R23 = 0x40 然后写入 R23 = 0x00 来切换 SWRST 位。  

    该序列应确保 TDC、通道分频器、SYSREF 分频器等都同步复位、从而在启用 ZDM 时帮助器件实现锁定到 1pps。 如果这对我有帮助、请告诉我

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:

    如附件中的图像“阈值“所示、我们之前尝试将阈值设置为大于 118ns 的条件。 我们无法将其精确调整到 100ns、我不知道为什么会这样? 我的操作步骤如下:设置系统后、首先在附加的文件中加载配置文件“LMK5C33414A、48MHz XO、1PPS IN0、1PPS OUT0-2_118ns_threshold“。 根据您的建议、在“programming"下“下生成编程序列

    菜单、然后将其写入器件、如随附的图像“编程“所示。 然后点击“SOFT-RESET AND SYNC“按钮、如随附的图像“swrst_sync"所“所示。 因为我无法如附件中的图片“reg_write_failed"所“所示手动设置原始寄存器菜单。 总锁定时间约为 3 分钟、如所附图像“状态“所示。

     

    是否有办法使输入和输出 1PPS 信号的相位差保持不变、或者在每个下电上电周期内发生小幅变化(ns 电平)、但未启用 ZDM? 图像“调试 DPLL 相锁“是应用手册“网络同步器(数字和模拟锁相环)调试指南“中的说明。我们现在发现、在没有 ZDM 的情况下、相位差会发生很大的变化。

     

     从我捕获的数据表中的表格可以看出、在启用或禁用后分频器的情况下、相同的输出频率将具有不同的抖动。 为了获得抖动性能、启用后分频器似乎优于仅使用通道分频器。 您能为我确认一下、原因是什么。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Anita:  

    DPLL 相锁阈值的计算方式与 (2^DPLL3_PL_THRESH)* VCO 频率*恒定比例因子类似、因此无法将相位锁定/解锁阈值设置为任何任意限制。  

    您无需写入原始寄存器来切换 SYNC_SW 和 SWRST、也可以选中/取消选中“SYNC/SYSREF/1-PPS"页面“页面上应具有相同效果的复选框。  

    您能否确认在启用或未启用 ZDM 的情况下、增大相锁阈值是否会将锁定时间缩短至大约 3 分钟?  在不使用 ZDM 的情况下、无法直接保证输入和输出时钟在下电上电期间的相位确定性。  

    当仅使用后分频器且绕过通道分频器时、输出时钟应具有更好的抖动性能。 后分频器和通道分频器的结构略有不同、与通道分频器相比、后分频器产生的附加噪声更小。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:

    是的、我已经尝试了选中/取消选中“SYNC/SYSREF/1-PPS"上“上的复选框、发现它与点击“SOFT-RESET AND SYNC“具有相同的效果。 我描述的测试是在没有 ZDM 的条件下进行的。 可以加载我的配置进行检查。 启用 ZDM 锁定需要 40 分钟以上的时间。 更改该阈值对锁定时间的影响相对较小。 由于我之前将其设置为 1.85ns、并将其更改为 118.35ns、锁定时间保持在大约

    3 分钟。 这与数据表中描述的内容不一致、并且无法实现 38 秒锁定时间。我的配置是否有问题? 还有哪些其他因素会影响锁定时间?

     

    对于分频器附加抖动:

     根据您在回复中解释的内容、我是否可以假设每个分频器都会增加一些附加抖动。

    因此、抖动性能会类似于:仅使用后分频器<仅使用通道分频器<后分频器和通道分频器的组合

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Anita:  

    感谢您的澄清。 LMK5B 有一个额外的 锁相计时器、可防止 LOPL 状态清除、直到经过一定数量的 TDC 周期。 这是为了防止相锁状态的任何误报读数。 我们数据表中的规格 是直接在示波器上测量输入/输出相位、而不是使用器件的内部监控功能。 我相信这解释了为什么在没有 ZDM 的情况下锁定需要大约 3 分钟、但我预计即使启用 ZDM、锁定时间也应该相似。 我尝试加载 ZDM 配置、在我的设置中、DPLL 看起来已饱和。 我必须进一步研究这一点,看看到底是什么原因导致这种情况,但与此同时,我上传了另一个 1pps ZDM 配置,我已经确认在我的设置工作.  

    关于分频器附加抖动的注释、是的、正确。  

    e2e.ti.com/.../8244.LMK5B_2D00_ZDM_2D00_1pps_2D00_Working.tcs