• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 5 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B12204：SYNC 输入到 LMK5B12204 中第一个时钟边沿输出的传播延迟

admin
Guru**** 2872490 points

Other Parts Discussed in Thread: LMK5B12204, LMK5B12212, LMK5B33414, LMK5B33216

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1640380/lmk5b12204-propagation-delay-of-sync-input-to-the-output-of-the-first-clock-edge-in-lmk5b12204

器件型号： LMK5B12204
主题中讨论的其他器件： LMK5B12212、 LMK5B33414、 LMK5B33216

您好、

 

我知道 LMK5B12204 不支持 ZDM、但如果我可以承受 10MHz 输入和 40MHz 输出之间约 2ns 的偏差、是否可以通过在合适的时刻发送同步脉冲来复位输出分频器、以便输出时钟的相位非常接近输入时钟？ 这要求从输入同步脉冲到第一个时钟边沿的输出的不确定性小于 2ns。 LMK5B12204 可以实现该功能吗？  

 

谢谢！

Lee

  • 0
    TI__Guru**** 2872490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Lee：  

    理论上、这种方法应该有助于在输入和输出时钟之间实现确定性相位。 但是、我们尚未表征 SYNC 路径的相位变化、我预计您会看到几个 VCO 周期的变化、这可能超过您的 2ns 要求。 对于此用例、我建议使用我们的 LMK5B33216 LMK5B33414/LMK5B12212 器件、具体取决于您需要的输入/输出数量。 这些器件 具有完全表征的 ZDM 功能、可以肯定满足 2ns 要求。 如果您对此有任何其他问题、请告诉我。