Other Parts Discussed in Thread: LMK5B33216
器件型号： LMK5B33216
您好：
我想将 LMK5B33216 用作主时钟发生器、因为它似乎涵盖了我需要的所有功能、但有一个区域未完全涵盖在数据表中、因此我不确定是否可以。
在设计中、我需要：
- 输入端的基准时钟与多个输出端之间的真实 ZDM (5 个[f_out=2x f_in]+ 1x [f_out=10x f_in])-已选中。
- 即使未连接主基准时钟 (f_out=f_in)、也可以通过额外的输出来复制 SYNC_OUT 的基准时钟 — 已选中
- 所有内容准备就绪并在稍后请求时进行单脉冲同步。 适用于 ADC 和 FPGA 的 4-5 LVDS - TBC
我想可以选择通过强制 GPIO 状态或在寄存器中写入一个位并将此信号传播到提到的 4-5 LVDS 输出来触发 SYNC。
在数据表中、提供了部分 8.3.13 SYSREF/1PPS 输出 描述分频器以及在一组 OUTx 上输出信号的能力 — 并非所有分频器，但 4-5 个 LVDS 输出应该都可用。 似乎涉及连续时钟、即带有额外分频器的 OUTx 的某个时钟形成连续的 OUTy 同步。
未提及应要求提供单脉冲... 但对于 SYSREF 的 GPIO 副本、有一条注意事项：
“GPIOx 复制的 SYSREF 输出位于静态数字延迟之后、但在模拟和数字延迟和脉冲发生器之前。 由于 GPIOx 副本不支持脉冲 SYSREF 模式、因此输出为连续频率。“
可以理解、对于 OUTx 脉冲是可能的、但对于 GPIO 副本、则不可能。
我已经检查了 TICS Pro 软件和 SYNC/SYSREF/1-PPS 部分）下拉 SYSREF 模式：不存在/连续/脉冲发生器并具有额外的脉冲发生器计数。
它是否确认提到的 OUT0/1、OUT4/5、OUT6/7、OUT8/9、OUT10/11 当 SYSREF 模式=脉冲发生器且脉冲计数= 1 时、OUT12/13 可用作 SYNC 脉冲输出？ -> 按需提供单脉冲 或者、X 脉冲根据请求重复、频率由附加分频器（SYSREF 分频）定义？
选择 SYSREF 重新采样后、我想它将会与时钟额外同步、即如果 GPIOx 输入上的脉冲未正确对齐？
SYSREF 控制部分中的 SYSREF_REQ_SW 选项可能确认可以根据请求通过串行接口触发此类脉冲、如果我有误、请纠正我。
最后一件事 — GPIO 上的同步请求.. 在 GPIOx TICS Pro 的 GPIO 区域中、选项“SYSREF_REQ、可以请求 SYSREF 脉冲...“ 可从下拉列表中选择。 我想、当与 SYNC_EN 和脉冲发生器结合使用时、会触发脉冲、对吧？
请您确认一下。
