Other Parts Discussed in Thread: LMK05318B
器件型号： LMK05318B
您好、
我使用 LMK05318B 制作了一块电路板、但遇到了一些问题。
标准 CMOS 晶体振荡器用作 XO。 频率为 50MHz。 芯片仅配置为 APLL1 模式、禁用 APLL2。
所有输出均为 LVDS；输出 0–1、4、6 和 7 具有 125MHz 输出、输出 2–3 和 5 具有 10MHz 输出。
这就引出了两个问题：
1.我们的初始配置是:
SYNC_SW = 0
SYNC_MUTE = 1
MUTE_APLL1_MUTE = 1
MUTE_APLL2_MUTE = 1
SYNC_AUTO_APLL = 1
MUTE_DPLL_PHLOCK = 0
MUTE_DPLL_FRLOCK = 1
PLL1_P1_SYNC_EN = 0
CH2_3_SYNC_EN = 1
对 PLL 进行编程后、R71 的位 3（偏移= 0x47）会在运行期间动态启用、以启用 CH5_SYNC_EN、之后执行同步。 之后、我们禁用了 R71 的位 1 和 3 来设置 CH2_3_SYNC_EN = 0 和 CH5_SYNC_EN = 0、并且输出在示波器上仍然可见；但是、当这两个位都重新启用时、两个 10MHz 输出都会消失、直到再次执行同步。 我们的问题是：如果我们仅启用和禁用单个位、为什么这会导致信号消失？ 这是预期行为吗？ 在系统运行时是否可以启用和禁用这些位？
2.此外,数据表指出,建立同步需要以下条件:
若要为两个或更多个输出通道建立 SYNC 组、必须满足以下要求：
•输出分频器必须设置各自的 SYNC 使能位 (CHx_SYNC_EN = 1)。
•输出分频器必须设置输出多路复用器以选择相同的 PLL 输出。
•PLL（后分频器）输出设置 SYNC 使能位（例如，PLL1_P1_SYNC_EN = 1）。
但是、如果我们设置 PLL1_P1_SYNC_EN = 1、则 PLL 不会检测任何输入信号、因此它当前为 0、但我们不知道为什么会发生这种情况、或者它是否有任何影响。
谢谢。
此致、
Ángela μ s。
