[参考译文] LMK1C1104：LMK1C1104

admin

Guru**** 2903660 points

Other Parts Discussed in Thread: LMK1C1104, LMK1C1104A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648212/lmk1c1104-lmk1c1104

器件型号： LMK1C1104

我们已使用 LMK1C1104 部署了设计。我们观察到时钟输出延迟一定数量的输入时钟周期、这给我们的设计带来了一些困难。

据推测、这在数据表中描述为 t_start、t_1G_on、t_1G_off。

两个问题：

以周期数表示的该延迟是确定性的吗？例如、在输出时钟存在之前、它始终是 3 个输入时钟周期？
我认为 LMK1C1104A 是新内容、是否会删除此行为？这对我们来说是非常可取的,如果是的话。

3 个月前

0 admin 3 个月前

TI__Guru**** 2903660 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Evan：

该延迟（以周期数表示）是否确定？例如、在输出时钟存在之前、它始终是 3 个输入时钟周期？ [/报价]
是的。
[引用 userid=“311420“ url=“~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648212/lmk1c1104-lmk1c1104 ] LMK1C1104A（我认为这是新内容）是否删除此行为？这对我们来说是非常可取的,如果是的话。

也可以。

谢谢、

Michael

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK1C1104：LMK1C1104