[参考译文] LMKDB1202：级联问题

admin

Other Parts Discussed in Thread: LMKDB1202, LMKDB1204

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1643161/lmkdb1202-cascade-questions

器件型号： LMKDB1202
主题中讨论 的其他器件：LMKDB1204

尊敬的专家：

关于 PCIe Gen6 REFCLK：如果通过 3 个或 4 个 CLK 缓冲区、它是否仍能正常工作？客户考虑使用 LMKDB1204 和 LMKDB1202。我们应该如何估算或评估级联这些缓冲器的累积影响？请注意、第一个缓冲器的规格目前未知、因为它取决于特定的主板设计。

BR、

Allan

3 个月前

0 admin 3 个月前

TI__Guru**** 2903660 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、Allan、

如果基准时钟通过多个连续的缓冲器、基准时钟仍将正常工作。缓冲器会引入一些附加相位噪声、但会非常低。与通过长布线驱动信号相比、在驱动多个缓冲器之间的信号时、相位噪声性能要好得多。我附上了一个简短的 PowerPoint、其中包含我就本主题收集的一些测量值、使用与 LMKDB1202 相同的内核。 e2e.ti.com/.../Gigabyte_5F00_LongTrace_5F00_Verification.pptx

谢谢、

Michael

0 admin 3 个月前

TI__Guru**** 2903660 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Michael：

根据随附的 PPT、抖动随着缓冲器计数的增加而增加。当级联多达 4 个缓冲器时、抖动是否会超过 PCIe FEN6 CLK 规格？

BR、

Allan

0 admin 3 个月前

TI__Guru**** 2903660 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、Allan、

抖动会增加、但不足以超过 PCIe FEN6 CLK 规格。

谢谢、

Michael

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMKDB1202：级联问题