This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00105:输出引脚电压

Guru**** 2914580 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649032/lmk00105-output-pin-voltage

器件型号: LMK00105

尊敬的团队:

客户想知道当 VDD = 3.3V、OE = 3.3V、VDDX = 0V 时、输出引脚中的输出电压是多少、

根据其他 E2E 链路、它应该为 0V、阻抗是多少?

如果有外部电源轨、输出将钳位在 1V、我的理解是否正确?

客户是否可以使用 100K 接地并钳位到地、这会有任何风险?

谢谢您、

Yishan Chen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、团队、

    我们有任何更新吗?

    谢谢您、

    Yishan Chen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yishan:

    不建议在为其他引脚供电时将某些 VDD 引脚悬空 — 这可能会导致连接的 VDD 引脚上的电流消耗高于器件的额定值。 但是、如果 VDDo 未上电、输出应为 0V。

    输出阻抗的标称值为 50 欧姆。  

    如果有外部电源轨、输出将被钳制在 1V 中、我的理解对吗?

    我很困惑、如果提供给 VDDo 的电压是 1V、则输出只会钳位到 1V。

    客户是否可以使用 100K 接地并钳位到地、这是否会有任何风险?

    是的、LVCMOS 依赖于 Hi-Z 负载。 如果因阻性负载较小而消耗任何电流、则可能会损坏输出。

    谢谢、

    Michael