Other Parts Discussed in Thread: CDCLVC1310, LMK00105, LMK00804B, LMK00101, LMK1C1102
Thread 中讨论的其他器件： LMK00105、 LMK00804B、 LMK00101 、CDCLVC1310、 LMK1C1102
我们有一个时序关键型时钟/SYNC 分配应用、您可以对几点进行澄清、也可以得到您的建议（如果有）找到更好的解决方案！
我们有两个潜在的同步时钟源、并且需要 2：1 单端多路复用器解决方案、因此我们可以低抖动将其中一个或其他信号路由到传感器。 遗憾的是、2：1 单端低抖动多路复用器解决方案似乎难以实现！
所涉及的信号范围为几 kHz 至 100MHz、为 1.8V 单端信号、具体来自：
- 低抖动时钟缓冲器输出（~1V/ns 输出压摆率、Renesas 5PB1102CMGI8 器件，遗憾的是无法更改）。
- 或 FPGA I/O 输出。
我们将潜在的选项范围缩小到了 LMK00105、LMK00101、LMK00804B 和 CDCLVC1310（尽管 10x 输出似乎略高于顶部！）
我们还考虑了一种具有 2 个额外时钟缓冲器的解决方案、每个时钟缓冲器都具有输出使能功能、并且输出连接在一起、但在禁用时似乎无法找到具有 Hi-Z 输出的合适缓冲器。
LMK00804B
1.单端输入振幅
最初、该器件看起来很有前景、但在第 7.7 节（LVCMOS/LVTTL 直流特性）中、LVCMOS_CLK 输入指定 VIH (min)= 2.0V
鉴于我们的时钟源为 1.8V LVCMOS、这是否意味着 LVCMOS_CLK 输入上无法保证/支持 1.8V 时钟？
我遇到了以下 E2E 主题：
在讨论中、用户似乎将其输入信号从 3.3V 更改为 1.8V、并且器件继续运行、这就引发了一些有关支持的输入电平和建议配置的问题？
2.推荐偏置网络
在图 12 中、驱动输入包含一个连接到 VDD 的 100R 电阻和一个连接到 GND 的 100R 电阻。
使用 1.8V 拉电压时、这会产生相对较重的负载（当源极驱动为低电平时，灌电流为~μ A 18mA）。 我们的时钟缓冲器未指定最大灌电流/拉电流。
LMK00101/LMK00105
3.单端输入振幅
数据表指定了单端输入电压摆幅：VI_SE = 0.3V 至 2.0V
大概来说、0V 至 1.8V 时钟会被视为 CLK/nCLK 输入对的有效单端输入信号？
LMK00101/LMK00105/LMK00804B
输入压摆率要求
数据表建议的（差分）输入压摆率为≥2 V/ns
我们的时钟缓冲器数据表建议大约 1.08 V/ns 压摆率。 这种单端输入是否应该与 LMK00101/LMK00105/LMK00804B 一起正常运行？
此外、2 V/ns 图是正常运行的功能要求、还是主要是实现指定附加抖动性能的建议？ 上述 TI 论坛帖子提到这是一项要求？
在另一篇 TI 论坛文章中、我注意到有人建议在具有 LMK1C1102 LVCMOS 时钟缓冲器的时钟扇出缓冲器之前进行 、以实现更高的压摆率。 这是一个建议吗？
5.采用单端 1.8V 电源时的计时性能
当从单端 1.8V 源而不是差分源驱动 LMK00101/LMK00105/LMK00804B 时、您是否有任何有关附加抖动性能的特性数据、应用手册或指导？
我们的目标是确定是否可以将任一器件直接与 1.8V SE 时钟/SYNC 源配合使用、同时保持良好的时序性能、或者是否建议进行电平转换/不同的配置。
感谢您的帮助！
Robin
