请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： LMK5C23208A
您好 TI、
我们希望使用 ZDM 到 DPLL3 对 OUT0 的 1PPS 输入进行滤波。 此外、我们希望随后使用这个经过滤波的 1PPS 输出来同步源自 PLL3 的所有输出时钟。
请您确认是否可以通过内部机制直接从 OUT0 触发此同步、或者是否需要从外部将 OUT0 路由到 GPIO、以便通过硬件引脚触发 SYNC。
器件型号： LMK5C23208A
您好 TI、
我们希望使用 ZDM 到 DPLL3 对 OUT0 的 1PPS 输入进行滤波。 此外、我们希望随后使用这个经过滤波的 1PPS 输出来同步源自 PLL3 的所有输出时钟。
请您确认是否可以通过内部机制直接从 OUT0 触发此同步、或者是否需要从外部将 OUT0 路由到 GPIO、以便通过硬件引脚触发 SYNC。
尊敬的 Bernhard：
由于来自 OUT0 的零延迟反馈时钟在内部路由到器件、因此无需将外部时钟信号从输出路由到输入。 从 DPLL3 提供的所有其他时钟都将出现来自 OUT0 的此同步、而无需从外部路由 OUT0。 可能还剩下的是通道间偏斜、但来自 DPLL3 的任何输出都将以相同的相位关系与 OUT0 1PPS 同步。
此致、
Jaryd.
你好 Jaryd、
需要说明的一点是：因此、是否可以通过这种机制来确保时钟相位在（输出）1PPS 瞬间对齐、以便所有 PLL3 衍生的时钟都具有与 1PPS OUT0 有效边沿对齐的有效边沿 （暂时忽略通道间偏斜）？ 类似这样（下图中的时钟显示为 SE、仅为了说明、假设所有时钟都源自 PLL3）：
如果是、哪些 TICS Pro 设置是相关的、请启用此功能？
