This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK1D1204:LMK1D1204 单端输入配置

Guru**** 2989100 points

Other Parts Discussed in Thread: LMK1D1204, LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665778/lmk1d1204-lmk1d1204-single-ended-input-configuration

器件型号: LMK1D1204
主题中讨论的其他器件: LMK04832

尊敬的 TI 团队:
 
我将 LMK1D1204 与单端 LVCMOS 时钟输入配合使用。 在我的设计中、LVCMOS 信号连接到 IN−(N)、偏置电压施加到 IN+(P)。 数据表建议将信号连接到 IN+、将 BIAS 连接到 IN−。
 
请您澄清一下:
1) 这种输入配置是支持还是希望能够可靠地运行?
2) LVDS 输出是否会简单地反相(180°相移)、或者是否对功能或性能有任何其他影响?
3) LVDS 输出连接到 LMK04832 LVDS 输入。 此配置是否有任何问题?
 
请尽快答复吗?
 
感谢您的支持。image.png
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kethan:

    1) 此输入配置是否受支持或有望可靠运行?

    是的、支持此输入配置。

    2) LVDS 输出是否只是反相(180°相移)、或者是否对功能或性能有任何其他影响?

    是的、输出将应用 180 度相移。

    3) LVDS 输出连接到 LMK04832 LVDS 输入。 此配置是否有任何问题?

    不、这应该没问题。  

    不过、我对您的输入电路有点困惑。 您似乎对 VAC_REF 输出进行了交流耦合、这意味着输入信号未被偏置? IN_N 应该是从 0V 摆动到 VDD 电压的 LVCMOS/SE 信号、并且 IN_P 应偏置到该摆幅范围的确切中间 VDD 值 (TCM/2)。

    谢谢、

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Michael:
    感谢您的快速答复和澄清。
    该电容器实际上是 VAC_REF0 输出的去耦电容器。 IN_P 输入偏置到 LVCMOS/2、并将 VDD 时钟施加到 IN_N
    再次感谢您的支持。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    啊、我明白了。 那应该没问题。

    谢谢、

    Michael