This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B12212EVM:EVM 1PPS REF DPLL 锁定

Guru**** 2999690 points

Other Parts Discussed in Thread: LMK5B12212

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665392/lmk5b12212evm-evm-1pps-ref-dpll-lock

器件型号: LMK5B12212EVM
主题中讨论的其他器件: LMK5B12212

您好、

我目前正在评估我们的一款产品的 LMK5B12212。 我正在使用 TICS Pro 配置器件、但让 DPLL 锁定到 1ppm 基准时遇到问题。  

我尝试了几种不同的输出频率、但最终使用了 4MHz OUT、因此我可以轻松查看 APLL 锁定与内置 48MHz 基准。 此时、最终的输出频率并不重要、我只需要它即可工作。 至于计算、我对大多数器件都使用标准设置(根据 EVM 板)。

我使用 AWG(方波)、使用 1Hz 频率下的 3.0V 基准。 上升时间为 25ns、抖动应该在几百 ps 内、但我尚未验证这一点。 我认为这应该足以用于评估芯片。 我目前正在使用我自己的仪器和专用计算机、因此、如果需要、我可以向您展示设置/共享配置文件。

如前所述、我尝试了几种不同的设置、通常我很喜欢 TICS 工具。 我在某些情况下能够获得 DPLL 锁定、但它只持续了几秒钟。 通过引用状态标志、我在某些情况下使频锁取消选中(不可复制),但我从未让相锁标志取消选中 — 即使我已经目视确认了相锁(仍然只能持续几秒钟)。 目前、即使我使用的是类似的配置、我也无法复制此内容。 我怀疑我的 DPLL 配置有问题、但我无法弄清楚。

因此、我想问你是否有任何关于如何继续的建议。 我已阅读《网络同步器(数字和模拟锁相环)调试指南》、但仍无法使此功能正常工作。 附件是 HexRegisterValues.txt

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ralv:  

    感谢您提供详细的总结和附加您的寄存器编程值。 您是否还可以附加您的.tcs 配置文件? 这包括一些未保存在寄存器映射中的用户输入字段(例如:所需的输入/输出频率)、这些字段有助于评估配置。  

    看到您提到过调试指南、您能分享一下您的研究结果吗? 一般而言、最佳做法是先确保 XO 输入正常并且 APLL 成功锁定 、然后再对 DPLL 进行故障排除。 我还建议仔细检查基准验证设置、以确保 LMK5B 将 1pps 基准视为“有效“、以便 DPLL 可以尝试锁定到它。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的评分

    我目前卡在 2.5.2 — 调试 DPLL 频锁上。 我获得有效的 XO 和 REF、TICS Pro “输入/DPLL 频率“中的值似乎合理。 我已经尝试在没有任何锁定的情况下扩大频率验证阈值、这可能是一条线索。 设置为不合理的值也是如此。 我在上传状态寄存器的屏幕截图时遇到了一些问题(希望它可以正常工作)、但 LOPL_DPLL1 和 LOFL_DPLL1 都已设置。 否则状态寄存器看起来可以正常工作(REF_VALID_STATUS 置位、REF_FDET_STATUS 和 REF_PH_STATUS 被清除)。 更改 基准频率也会取消选中 REF_VALID_STATUS — 将其改回会设置该频率。

     附加了.tcs

    e2e.ti.com/.../playground.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢发送您的配置文件、我没有看到任何会阻止 DPLL 锁定的明显情况。 下周初、我可以在我的设置中尝试此操作、看看是否可以复制相同的行为。 同时、当 DPLL 尝试锁定到 1pps 输入时、您是否还可以尝试读回 APLL1_NUM_STAT? 您应该会看到 num stat 值不断更新以保持 VCO 锁定到基准输入。 理想情况下、它应该略接近默认的 APLL 分子值。 如果它具有非常大的差值、则表明与 48MHz TCXO 相比、1pps 基准具有较大的频率误差。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、我的设置似乎收敛到与您设置中完全相同的分子。 我认为这是一个非常大的增量。 它给出的分数是 26.542、而不是 26.0417、这应该意味着 VCO 频率为 2548MHz。 这可能是 VCO 调谐范围的电源轨(?) 那么、DLLL 可能有某种正反馈、还是以另一种方式不稳定呢? 我仍然不确定如何最好地解决这个问题,但我会继续修修补:)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Lewis、您有时间进一步研究这个问题吗?