请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：LMK04610 “线程”中讨论的其他部件：LMMX2594， LMK04616， LMK04832
尊敬的 TI 时钟和计时团队：
在我们的应用中，我们使用 LMK04610作为抖动消除器来清洁128 MHz 的参考频率，同时使用外部128 MHz VCXO。 LMK04610仅用于 PLL1模式，使用大约10 Hz 的 BW 清洁参考频率。 然后，LMK04610的128MHz 输出为单独的外部合成器提供了清晰的参考，以产生4.096 GHz (LMX2594)采样时钟，并且在 LMK04610中进行了划分，以提供 SYSREF 信号，这些信号为高速4GS/s ADC 提供信号。 我们有多个需要同步的主板。
在我们应用多元件相位阵列接收器时，多块板相位和4 GHz 采样时钟的精确稳定至关重要。 鉴于采样周期约为250 ps，我们需要在恒定温度下保持10 ps 的订单稳定性，我们可以在以前设计中使用其他典型 PLL 实现这一点。
但是，我们看到参考输入和 PLL1抖动消除器输出之间的相位延迟似乎在亚 Hz 时间尺度上随机漂移，而您对相位锁定环路的期望是什么？ 当乘以4 GHz 时，这会导致输入和输出之间以及多个主板之间的相位发生较大变化。 在深入调查时，我们相信 LMK04610 PLL1本身似乎有这种徘徊。
在今天的论坛上寻找线索时，我看到了 TI 一名员工对 LMK04610 PLL1的评论。
TI_MasterMind 22920 分
