请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：CDCM1802 您好，
我们将此部件用于使用 Y1输出的 LVCMOS 输入和 LVCMOS 输出功能。 Y0/Y0_N 上的差分 LVPECL 输出保持浮动。 要禁用 LVPECL 功能，我们打算 使用接地引脚 VDD0和 VDD0_1 (引脚9和12)。 引脚10和11为左浮动。 这笔罚款是否会相应执行？
DS 注释显示可将 VDD0和 VDD0_1拉至 GND。 当 LVPECL 未用于我们的功能时，供应 VDDPECL 电源是否正常？
对于单端输入，交流耦合 LVCMOS 输入被馈入(引脚2)，而 IN_N (引脚3)被绑定到 VBB (引脚4)。
我们的原理图如下所示
请确认。
