请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：LMK0.4828万 您好！
我有一个双环路模式LMK0.4828万的定制板，它在处理参考时钟输入的错误条件(在我的情况下为CLKIN_0)之前工作正常。 我需要设备在"参考输入无信号"和"参考频率超出PLL1锁的VCXO调谐范围"上输入抑制(固定MAN_DAC或最后跟踪的"良好"点，现在无关紧要)。 我只能在以下情况下输入抑制：
1)已设置Holdover _EN和Holdover PLL1_DET，并且未启用其他抑制条件；
2)设置man_dac _EN和/或track_EN；
3)锁定条件下的参考信号丢失(即，当关闭之前它处于范围内时)。
当基准时钟的接通频率太低/太高，PLL1松开锁以及在这些情况下基准关闭时，设备不会进入抑制。
我尝试了不同的模式，但没有成功。 如果启用了Holdover．vtune_DET，则设备在任何情况下都不会进入抑制状态，因为DAC跳闸设置不同，依此类推。 此外，当VTune_DET被禁用时，设备会通过CLKIN_SEL0针正确输出DAC跳闸条件，但如果我打开VTune_DET，它会停止这样做。
因此，主要问题是：当参考信号频率超出范围时，如何设置LMK0.4828万的抑制设置以进入抑制？
提前感谢！
Sergey
