我正在调试使用CDCE6.2005万时钟发生器IC构建的电路板。 IC用于生成多个时钟。 目前，我只调试其中一个时钟输出， 即400 MHz LVDS时钟。
在调试过程的早期，我能够让时钟生成器成功 输出125 MHz的LVDS 时钟作为一个快速测试。 10MHz的主 输入时钟被除以2，用作参考时钟。
当我尝试生成400 MHz时钟时，我无法使PLL锁定。 根据我使用的分频器参数，VCO的频率为2 kHz， 这表明 VCO应设置为低范围。 但是 ，如果改用高频段，时钟频率似乎接近400 MHz。
我 正在使用内部回路滤波器。 在查看了之前有关 PLL锁定和环路滤波器值的一些帖子之后，我使用 Web Bench为环路滤波器生成一组新的电阻器和电容器值。 但是，我没有注意到任何变化。
下面是我用来设置400 MHz时钟的最新寄存器值。 请注意，我首先启动时钟生成器以输出125 MHz时钟。 然后启动手动校准，这会导致PLL锁定。 接下来，为400 MHz时钟重新配置寄存器，然后启动手动校准。 但是，这不会导致 PLL锁定。
注册 值
0 E9 40 03 10
1 68 00 00 00 00
2 68 00 00 00 00
3 68 00 00 00 00
4 68 00 03 10
5 78 08 0F 00
6 80 FE 1B 80 (设置为84 4E 1B 80以开始手动校准)
7 BC 04 7D 60
如有任何援助，将不胜感激。
谢谢！
托德
