• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 346 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2592：LMX通过分路器时钟输出

admin
Guru**** 2502205 points
Other Parts Discussed in Thread: LMX2592, ADC12J4000

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/576163/lmx2592-lmx-clock-out-through-splitter

部件号：LMX2592
主题中讨论的其他部件： ADC12J4000， LMK0.4828万

您好，

我正在使用LMX2592驱动ADC (ADC12J4000)和2.7GHz的DAC。  

这两个是从ADC的相同输出驱动的，因此我的解决方案是使用2个电阻分离器(一个用于RFOUT_p，一个用于RFout_n)。

ADC时钟由每个分离器输出中的一个组成。DAC也是如此。

我正在使用PD0030SM电阻分离器(DC-30GHz BW)

1.这是否一个适当的解决办法？

2.我是否可以使用功率分离器代替电阻？ 如果是，分离器的带宽应该是多少？

 

此致，

Itai

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Itai：

    只是想知道为什么不使用LMX2592的第二个输出？
    尽管分离器可以工作，但仍有一些缺点：
    －分路器的额外费用
    - PCB布局令人烦恼
    转换速率可能会因为R-C效应而降低，这可能会损害ADC性能
  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    时钟2.7GHz

    模拟是使用LMX和ADC ibis型号和分离器S参数模型(.S3P)在Hyperlinx中进行的。

    PD-0030SM是一种非常宽的电阻分路器(0-30GHz)。

    相关的蚊帐被出口到自由格式示意图中。

    -绿色波形是通过分离器(PD-0030SM)传输时的信号。

    -蓝色波形是在没有分离器的情况下传输的信号(只是从自由形式的示意图中删除)

    (请参见随附的图示)

    可注意的是，转换速率受到分流器的影响。

    问题：

    1.您认为这种降级会影响ADC性能吗？

    2.是否可以粗略地预测多少？

    此致，

    Itai

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Itai：

    我不熟悉ADC，建议将此问题发布到ADC论坛。
    BTW，LMX2592有两个输出，您可以同时使用这两个输出吗？ 这样，您就不需要拆分器。
  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    第二个LMX输出用于驱动LMK0.4828万，以便将时钟分配给设计中的其他组件。

    我的设计接收100MHz作为LMX2592的输入参考时钟。 一个LMX输出2700MHz到ADC和DAC (通过电阻分离器拆分)。 LMX的第二个输出输出为2700Div4至LMK0.4828万。 LMK将时钟分配给FPGA。

    一个可选的解决方案是翻转设计，使LMK0.4828万获得100MHz参考，并将其分配给FPGA和LMX。 然后，LMX对两个输出进行信号信号，一个输出到ADC，另一个输出到DAC (类似于TSW40RF80)。

    我倾向于使用原始解决方案，原因有几个：

    1. ADC和DAC时钟抖动应该更好(途中组件更少。 仅LMX与LMK，然后LMX)

    2.LMK显示2.7GHz下的降级信号幅值。

    3. ADC和DAC时钟与FPGA的时钟完全分离。

    4.我处于布局的渐进阶段，此时更改变得很困难:)。

    您如何看待这两个选项？

    谢谢！

    Itai

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Itai：

    我更喜欢另一种方式，即使用LMK为LMX提供参考时钟。
    您可以将100MHz置于LMK设备的PLL1中，将PLL1设置为三态模式，并关闭不必要的块以节省电源。 PLL1具有缓冲输出，您可以获得100MHz时钟的副本，它仍然非常适合用作LMX的参考。