• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 195 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万：LMK0.4828万

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: DAC38RF83

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/572009/lmk04828-lmk04828

部件号：LMK0.4828万
主题中讨论的其他部件：DAC38RF83，LMK0.4808万

SIRS：

我正在尝试将LMK0.4828万B连接到DAC38RF83和Lattice ECP5-5G FPGA，我正在使用德州仪器(TI)的PDF文档tidrpe0.pdf作为参考设计。

 在tidrpe0.pdf文档的第5页上，针脚34和35表示它们连接到NB7V33M 10GHz时钟。

针脚43和44显示它们连接到122.88MHz VCXO振荡器。

我有其他德州仪器(TI)的参考文档，这些文档显示了与LMK0.4828万B连接的相同时钟，我们无法确定德州仪器(TI)是如何得出这些时钟的。  LMK0.4828万 pdf和DAC38RF83文档对此也不清楚

在同一文档页面上，针脚49和50连接到FPGA。  为什么要将SDCLKOUT输出信号连接到FPGA？

谢谢你。

Randy Draper

RD Technologies

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Randy：

    [报价用户="Randy Draper"]

     在tidrpe0.pdf文档的第5页上，针脚34和35表示它们连接到NB7V33M 10GHz时钟。

    针脚43和44显示它们连接到122.88MHz VCXO振荡器。

    [/引述]

    LMK0.4828万有多个使用案例。  双回路抖动消除器，单回路时钟发生器和分布。

    在双回路抖动消除器模式(参见数据表中的图17)中，CLKin0，1或2允许输入到PLL1，PLL1使用外部VCXO输入到OSCin。  OSCin为PLL1提供反馈时钟，并为PLL2提供参考，从而允许内部VCO锁定和提供输出时钟。

    现在LMK0482x还没有更新为可能使用案例的更简单的方框图， 但是，如果您查看图17中的LMK0.4808万数据表(类似于LMK0482x，但不支持JESD204B)，您会看到OSCin被用作PLL2的参考，内部VCO锁定到参考。  最后，图19说明了CLKin1可以直接驱动输出的时钟分布情况。  在此模式下，CLKin1 (Fin)允许最高3.1 GHz。

    希望这会有所帮助。

    在同一文档页面上，针脚49和50连接到FPGA。  为什么要将SDCLKOUT输出信号连接到FPGA？[/QUOT]
    在JESD204B中，所有逻辑器件和转换器都获得SYSREF，以便可以重置其LMFC。

    73岁
    Timothy