部件号：CDCE7.201万EVM
我将CDCE7.201万 EVM配置为如下所示， 并在附件中的文件“CDCE_ana2.ini"”中配置寄存器。
我的设置如下所示：100MHz LVDS至PRI参考，EVM上的491.52MHz VCXO，模拟锁定，12.288MHz (AUX/40)输出，不带491.52
我的问题是：为什么我的输出无法同步到PRI REF？ 如果我想要PRI REF和输出的调色边缘，是否要更改200MHz VCXO帮助？
我的输出如下所示：
您好，
您的示波器抑制功能是否配置正确？ 如果不使用抑制，示波器将只能触发一个频率。 因此，即使两个频率为相位锁定，边缘也不会对齐。
抑制功能用于在触发事件后将触发器布防延迟一段设定的时间。 它可用于确定两个不同的频率是否为相位锁定。 如果它们已锁相，则具有正确配置的抑制功能的示波器将能够对齐边缘。
关于如何配置抑制的一个非常简单的示例，假设您有两个时钟：一个4Hz时钟和一个5Hz时钟，它们是锁相的。 如果触发频率为4Hz时钟上升沿的关闭，示波器将每0.25秒触发一次，并且5Hz时钟沿将不对齐。 我们希望示波器执行的操作是每隔1秒触发一次，这是时钟对齐所需的时间间隔。 因此，我们可以将抑制时间设置为大于0.75秒但小于1秒(因此抑制设置为0.9秒将有效)。 这样，它将在第4个周期上升边缘之后，但在第5个周期之前进行布防，我们希望它再次触发。 请参阅下图。
在这种情况下，两个信号分别为12.288MHz和100MHz。 这两个频率的比率是384对3125。 换言之，12.288MHz时钟的384个周期和100MHz时钟的3125个周期后，边缘将对齐。 因此，我们要将抑制时间设置为略低于3125 * 1e-8或31.25uS，但不低于31.25uS - 8.14e-8 (12.288MHz时钟的周期)或31.16uS。 31.2uS将是一个良好的抑制设置，以便示波器检查信号是否锁相。
此致，
-Tim
