[参考译文] CDCLVD1208：启动前/启动时LVDS输出行为

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/588411/cdclvd1208-lvds-output-behavior-before-at-powerup

我正在使用此部件为 Keystone DSP提供100 MHz LVDS内核时钟。

Keystone DSP (TMS320C6657) 数据表指出，时钟驱动器应处于高阻抗状态，直至内核电压上升。 此时钟驱动器数据表未说明LVDS时钟输出在通电顺序之前和期间的行为-它们是否浮动？ 接地？

为此目的，我的计划是要么采取这种行动

1.禁用时钟驱动 器电源，直到DSP内核电压上升(但如果 没有电源电压，此时钟驱动器是否具有高阻抗？)

或

2.允许时钟驱动器与DSP内核电压同时启动。 时钟驱动程序加电时会有一毫秒左右，而DSP内核则不加电，但我不知道此时钟驱动程序将如何立即启动  输入时钟。

时钟驱动程序数据表中没有足够的信息来确定最佳操作过程。