请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
线程中讨论的其他部件：Tida-0.0915万， TMS320F2.8377万D， TIDA-0.081万， CDCLVC1102您好，TI工程师：
最近阅读"三相高PWM频率GAN逆变器设计TIDA-0.0915万参考"参考设计。 内部高速电路有一些详细信息。 不理解，请指出。
电路图如下所示。 Tms320f2.8377万di的"PWM输出"用作时钟信号(20.0MHz)，通过缓冲器(CDCLVC1102PW)为4 Σ-Δ ADC转换器(图中仅画2个)提供时钟信号。 设计人员考虑了阻抗匹配，并联两个100欧姆和22欧姆系列电阻器以实现阻抗匹配。 但为什么要在CLK线和数据线之间串联一个0.1uF电容器？
我有四个问题：
1.将0.1uF电容器连接到CLK线和数据线时，是否需要匹配阻抗？ 如何计算电容电容？ 您能推荐一个文档吗？并非所有的设计人员都连接到0.1uF电容器，您可以看到，CLK的直流总线电压测量值未连接。它是否缺失或其它什么？
2.设计人员以0欧姆电阻串联，这是调试所需的。 (2.8377万 Σ-Δ ADC模式2不能使用时钟信号)，还是有其他原因？ 串联连接了多少0欧姆电阻，这样他们就不用担心阻抗匹配？
3.您何时需要考虑阻抗匹配？ 有些文档说，对于20MHz信号，PCB的迹线比50 mm 要多。 另一份文档指出，信号的上升沿和下降沿小于需要考虑的信号延迟的6倍。 您对何时考虑有什么建议吗？ 由于TI参考电路“使用SAR和sigma delta ADC作为保护继电器中集成诊断功能的参考设计，TIDA-0.081万”不考虑同一电路中的阻抗匹配。
4.如何评估CDCLVC1102PW的驱动能力，CDCLVC1102PW的CLK引脚驱动4个AMC1306片，还为tms320f2.8377万d芯片上至少4个 Σ-Δ ADC转换器提供时钟信号。
在此站点上，您可以下载电路图
